时序电路设计2－分频电路.pptVIP

常用电路的VHDL程序设计  ---分频电路 7.1 偶数倍分频设计 7.2 奇数倍分频设计 分频电路 3.1 偶数倍分频器设计 3、高频与低频信号 4. 分频原理 library ieee; use ieee.std_logic_1164.all; library ieee; use ieee.std_logic_1164.all; library ieee; use ieee.std_logic_1164.all; VHDL语言——分频电路设计 例1：设计一个占空比为50%的6分频电路。 题1：已知系统时钟为4kHz，请设计一个分频电路能分频得到两个输出信号，其频率分别为200Hz和800Hz，其占空比为50%。 2 实现： 对某个给定频率分频，得到所需频率。 实现简单，可计数器实现。 1 有需求： CPLD/FPGA VS 单片机比，高速性。 外围器件需要低频。（键盘扫描、数码管动显） 数字系统中，分频器为基本电路。 1、频率的概念 所谓频率，就是周期性信号在单位时间（1S）内变化的次数。 2、数字信号的特点 上升沿 组成 下降 沿 1KHz 实现了1/