EDA-在QuartusII中用原理输入法设计4位加法器.docVIP

专业班级： 学号： 姓名： EDA 技 术 实 验 报 告 实验项目名称：在QuartusII中用原理输入法设计4位加法器 实验日期： 2012.05.14 实验成绩： 实验评定标准： 1）实验程序是否正确 A（ ）B（ ）C（ ） 2）实验仿真、结果及分析是否合理 A（ ）B（ ）C（ ） 3）实验报告是否按照规定格式 A（ ）B（ ）C（ ） 实验目的 .熟悉利用Quartus II的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个4位全加器的设计把握利用EDA软件进行原理图输入方式的电子线路设计的详细流程。 实验原理： 一个4位全加器可以由4个1位全加器构成，加法器间的进位可以串行方式实现，及将低位加法器的进位输出cout与相邻的高位加法器的最低输入信号cin相接（串行进位加法器） 实验器材 QuartusII软件，ACEX1K系列EP1K30TC等。 实验内容（实验过程