毕业论文--基于FPGA的高速异步FIFO的设计.docVIP

PAGE PAGE IV 本科学生毕业论文（设计） 题目(中 文): 基于FPGA的高速异步FIFO的设计 (英 文): The design of high-speed asynchronous FIFO based on FPGA 姓 名 答辩中提出的主要问题及回答的简要情况记录： 问题1：异步FIFO的用处是什么？有什么意义？ 答：异步FIFO的用处是它能解决在不同时钟域下的大量数据传输的难题，其应用广泛；在网络接口、图像处理等方面，异步FIFO都得到广泛的应用。 问题2：你异步FIFO设计中的读写状态仲裁是怎样工作的？ 答：异步FIFO主要是在不同频率，不同相位下的时钟对RAM数据的操作，这不免会产生亚稳态，所以它必须要用读写状态仲裁来判断RAM是空还是满。在此设计中，我采用格雷码做为数据的读写指针，在不同的时钟下对读写指针进行同步，再将读写指针进行对比，就可以仲裁RAM内的容量状态。 问题3：你设计的异步FIFO工作频率能达到多少？能不能进一步提高它的工作频率？ 答：在这个设计中我将异步FIFO的写时钟设定为50MHz，读时钟为12MHz，且系统工作正常。由于时间有限没有对其做更进一步的验证。但若要进一步提高它的工作频率，我们可以利用QuartusII软件下的TimeQuest工具进行时序约束，这是提高FPGA工作频率的有效方法。 会议主持人：