FPGA—约翰逊计数器.docxVIP

约翰逊计数器 实验目的 熟悉ISE软件的使用； 掌握用原理图设计数字电路的办法； 掌握利用层次结构描述法设计电路； 实验原理 1、约翰逊计数器（扭环计数器）是一种环形计数器，其原理框图如下所示： 图1 约翰逊计数器原理框图 它由一个移位寄存器和一个组合反馈逻辑电路闭环构成，扭环计数器是将移位寄存器最后一级的输出取反后反馈到第一级输入端而构成的。 2、本次设计一共有八个端口：一个时钟输入CLK；三个控制输入端：左移控制端LEFT、右移控制端RIGHT和停止控制端STOP，控制信号都是低电平有效；四个计数输出端：q（0）~q（3）。输入端口引脚接目标板的四个按键，输出端口引脚接目标板的四个L