川大电子《数字电子技术》.pptVIP

第二章 逻辑门电路 2－3 TTL集成逻辑门电路 由于T2管饱和，其集-射压降 ，T2管的集电极电压 则集电极电流： 又由于 故 T3管发射极电流， 故T3处于微导通状态。Vb4=0.3VVTE4, 故T4管处于截止状态。 图2-17（b）给出了C端输入为0.4V，其他输入端为高电位3.6V, 因此，输出高电平为： 表２－３ TTL输出低电平和高电平时各管工作状态 电路在输出为高电平时，T5管截止，T3 ,T4为复合管组成射极跟随器，构成有源上拉电路，其输出阻抗ROH很低，有较强的驱动能力，可提供5mA以上的输出电流；当输出为低电平时，T4管截止，T5管饱和，构成有源下拉电路，其输出阻抗ROL小于100 ，有较强的驱动能力，可以从输出端灌入14mA电流。 其中 和 分别为 和 导通时的漏源电阻， 一般使 , 因此VOL接近0V。 所以 。 CMOS传输门(TG)是一种CMOS电路的基本形式，如图2-39（a）所示，它将一只PMOS管和一只NMOS管相并联而成，两管的源极相连做信号输入端，而漏极相连做信号输