dul数电实验报告tbl.docxVIP

数字电子钟 目录  （单独一页） 1.1 目录 1.2 正文 121 数字电子钟的实验要求 1.2.2 总体设计方案 1.2.3 硬件电路设计 产生秒输出信号 秒，分，时记数电路 译码显示电路 时间校准电路 1.2.4 仿镇调试 1.2.5 总结 1.2.6 参考资料 1.3附录 131 元件清单 1.3.2 电原理图 正文（数字电子钟的设计各项要求） 1 ?数字电子钟 2?设计达到的要求 .用中小规模集成电路组成数字电子钟 .具有时.分?秒显示，采用24小时制 .具有时间校准功能 .组装调试电路 3?总体设计方案（至少对比两者方案） 4?硬件电路设计（分模块设计） ?采用32768Hz晶振，用CC4060十四级二分频 器进行14级分频，从其Q14端输出可获得2Hz的信 号，再用74LS293进行一级二分频，即可获得每秒1Hz 的秒输出信号。 ?秒，分，时计数电路 ?秒，分，时计数电路 各采用一块74LS390双十进制计数器，并各自 分别接成六十进制，六十进制和二十四进制电路。 秒计数电路F1,其右边的輝1是十进制计数器, 做秒十位计数；左边的%F1是六进制计数器。用与门 G1发馈归零将他们连接起来，就构成了 60进制的秒 计数电路。分技术电路与之相同。 是技术电路F3,其是为技术与各位技术均采用 反馈归零法，用与门G3将他们级连接起来，构成24进制计数，即当右边(即个位)的却