专用集成电路设计-复习(zlw) .pptVIP

第一章 概论 一个有关集成电路发展趋势的著名预言。 1960年， 美国Intel公司创始人之一G.Moore博士预言集成电路的发展遵循指数规律。1965年，在《电子学杂志》发表 特征尺寸越来越小 ； 芯片尺寸越来越大； 单片上的晶体管数越来越多； 时钟速度越来越快； 电源电压越来越低 （1.0V）； 布线层数越来越多 ； 输入/输出(I/O)引脚越来越多。 第一章 概论 设计周期短、正确率高； 硅片面积小、 特征尺寸小； 可测性好； 速度快； 低功耗（低电压）； 低成本。 第一章 概论 芯片的工作速度用芯片的最大延迟时间表示，延迟时间Tpd表示为： （1-1） 式中：T pdo ——晶体管本征延迟时间； UDD ——最大电源电压； Cg ——扇出栅电容(负载电容)； Cw ——内连线电容； Ip ——晶体管峰值电流。 第一章 概论 第一章 概论 1、有比电路 第一章 概论 第一章 概论 （1）、静态功耗：指电路停留在一种状态时的功耗。 有比电路的静态功耗为：  PdQ =ＩP×UDD (1 - 2) 无比电路的静态功耗为：  PdQ =0 (1 - 3) 第一章 概论 （2）、动态功耗：动态功耗指电路在两种状态(“0”和“1”)转换时对电路电容充放电所消耗的功率。 无比电路的动态功耗为：  Pd =f (Cg +Cw +Co )U2DD (1 - 4)  式中： Co ——晶体管输出电容； f ——信号频率 引入“速度功耗积”来表示速度与功耗的关系。 用信号周期表示速度， 则速度功耗积为： 电源电压和电路电容一定时，速度与功耗成正比。 第一章 概论 集成芯片的成本计算公式： 第一章 概论 优化逻辑设计； 优化电路设计； 优化器件设计； 优化版图设计。 电路的功能 （数字、模拟、数模混合） 规模（集成度） 结构形式和材料 （单片、膜） 有源器件及工艺类型（双极、MOS、BiMOS） 生产目的和实现方法 2.4.2 MOS电容 (1) 栅极电容：与该逻辑门输出端相连各管的 输入电容。 (2) 扩散区电容：与该逻辑门输出端相连的 漏区电容。 (3) 布线电容：该逻辑门输出端连到其它各门 的连线形成的电容。 MOS器件中完整的寄生电容如下图： 3.1.3 MOS管常用符号 图3-5给出增强型NMOS管和PMOS管工作在恒流区的转移特性， 其中UTHN(UTHP)为开启电压， 即阈值电压。 PMOS的导通现象类似于NMOS，但其所有的极性都是相反的。栅源电压足够“负”，在氧化层和N 衬底表面就会形成一个由空穴组成的反型层。 3.2.2 MOS管的输出特性 漏极电压UDS对漏极电流ID的控制作用基本上分两段，即线性区和饱和区。线性区和恒流区是以预夹断点的连线为分界线。 3.2.3 MOS管的电流方程 1、考虑一个漏源都接地的NMOS，在UGS≥UTH时，开始出现反型层沟道电荷： Qd=Cox( UGS-UTH )，Cox表示单位长度的总电容。图a 2、若漏极电压大于0，由于沟道电势从源极的0V变化到漏极的UDS，则栅与沟道的局部电压从UGS-UTH变化到UGS-UTH-UDS。因此沿轨道x点处电荷 Qd(x)=WCox( UGS-UTH-Ux )，图b NMOS管在截止区、线性区、恒流区的电流方程如式(3-4)所示： 恒流区电流方程在忽略沟道调制影响时为平方律方程， 即 当UBS0 时，沟道与衬底间的耗尽层加厚，导致阈值电压UTH增大，沟道变窄，沟道电阻变大，ID减小，人们将此称为“体效应”、“背栅效应”或“衬底调制效应”。考虑体效应后的阈值电压UTH为： 结论是：当开关控制电压(UG)使MOS管导通时，NMOS、PMOS传输信号均存在阈值损失，只不过NMOS发生在传输高电平时，而PMOS发生在传输低电平时。图4-3给出了阈值损失的波形示意图。 CM