电子技术原理基础--第十四章--时序逻辑电路.ppt

第十四章 时序逻辑电路 作业 14-2 14-6 14-26 第一节 概述 一、时序逻辑电路的结构及特点 二、时序逻辑电路的分类 三、时序逻辑电路的描述方法 (一) 逻辑方程组 （二）状态转移表（State Transition Table） （三）状态转移图（State Transition Diagram） （四）时序图(波形图) 第二节 时序逻辑电路的分析 一、时序逻辑电路分析的一般步骤 1．观察电路的结构，确定电路是同步时序逻辑电路还是异步时序逻辑电路，是米里型电路还是莫尔型电路。 2．写出各触发器的时钟方程。 3．写出时序逻辑电路的输出方程。 4．写出各触发器的驱动方程。 5．将各触发器的驱动方程代入其特性方程，求得各触发器的次态方程，也就是时序逻辑电路的状态方程。 6．根据状态方程得到该时序逻辑电路的状态表。 7．根据状态表得到该时序逻辑电路的状态图。 8．在给定的输入信号作用下得到该时序逻辑电路的时序图。 9．根据状态图分析该时序逻辑电路的功能。 需要说明的是，上述步骤不是必须遵循的固定步骤，实际应用中可根据具体情况加以取舍，如在分析同步时序逻辑电路时，各触发器的时钟信号的逻辑表达式就可以不写。 二、同步时序逻辑电路的分析举例 例5-2 分析图所示时序逻辑电路的功能。 （二）莫尔型同步时序逻辑电路的分析 三、异步时序逻辑电路的分析举例 第三节 同步时序逻辑电路的设计 一、同步时序逻辑电路的设计的一般步骤 （一）逻辑抽象，建立原始状态图 （二）状态化简，得到最简状态图 （三）状态分配（或状态编码），画出编码后的状态图及状态表 （四）选定触发器类型和个数 （五）求出电路的输出方程、驱动方程 （六）根据得到的方程式画出逻辑图 （七）画全状态转换图，以检查设计的电路能否自启动 二、同步时序逻辑电路设计举例 例 设计一个同步5进制加法计数器，当计满后产生进位输出Y=1，其它情况下Y=0。 第四节 常用中规模计数器芯片及应用 计数器的种类很多，从不同角度，有不同的分类方法： 按计数容量可分为：二进制计数器和非二进制计数器。 按数字的增减趋势可分为：加法计数器、减法计数器和可逆计数器。 按计数器中各个触发器的时钟信号是否是同一个可分为：同步计数器和异步计数器。 一、常用中规模计数器芯片 （一）4位二进制同步加法计数器芯片74X161 （二）4位二进制同步加法计数器芯片 74X163 （三）4位二进制同步可逆计数器芯片74 X 191 （四）4位二进制同步可逆计数器芯片74X193 （五）8421BCD码同步加法计数器74X160芯片 （六）二-五-十进制异步加法计数器74X290 组成任意进制计数器 1．反馈清零法 （1）同步反馈清零法 例 用集成计数器74X163和必要的门电路组成6进制计数器，要求使用反馈清零法。 （2）异步反馈清零法 例 用集成计数器74X161和必要的门电路构成6进制计数器，要求使用反馈清零法。 2．反馈置数法 反馈置数法一般适用于有预置功能的集成计数器。 （1）同步反馈置数法 例 用集成计数器74X160和必要的门电路组成7进制计数器，要求该电路的有效状态是Q3Q2Q1Q 0按“加1”的顺序从0011 到1001循环变化。 （2）异步反馈置数法 例 用集成计数器74X193和必要的门电路组成10进制计数器，要求用反馈置数法实现。 例 用74X161加必要的门电路实现一个6进制计数器的各种方法。 方法一：用异步反馈清零方法实现，见例14-14。 方法二：用同步反馈置数（置0000）方法实现。状态图如图所示。 方法三：用同步反馈置数（置0001）方法实现。 方法四：用同步反馈置数（置0010）方法实现。 方法十二：用同步反馈置数（置1010）方法实现，使用Q信号。 方法十三：用同步反馈置数（置1010）方法实现，使用RCO信号。 方法十八：用同步反馈置数（置1111）方法实现。 四位双向集成移位寄存器74X194 * 米里（Mealy）型 莫尔（Moore）型 例5-1 （CP由0→1时此式有效） （Q0由0→1时此式有效） CP Y 同步5进制加法计数器 *