数电课程设计之数字时钟.docVIP

目录 设计任务………………………………………………………………………….3 设计课题：数字时钟设计 设计步骤与要求 分析及设计过程………………………………………………………………….3 数字钟的功能要求 数字钟电路系统的组成框图 主体电路的设计 振荡器……………………………………………………………..4 分频器……………………………………………………………..4 时分秒计数器……………………………………………………..5 译码显示电路……………………………………………………..6 校时电路…………………………………………………………..6 主体电路的装调…………………………………………………..7 总体电路图………………………………………………………………………8 元器件清单………………………………………………………………………9 小结……………………………………………………………………………....9 参考文献………………………………………………………………………....10 一、设计任务 1.设计课题：数字时钟设计 2.设计步骤与要求 ⑴拟定数字钟电路的组成框图，要求设计优化，电路功能正确，器件少，成本低 ⑵设计并安装各单元电路，要求布线整齐美观，便于级联与调试 ⑶测试数字钟系统的逻辑功能，使满足设计功能的要求 ⑷画出数字钟系统的整机逻辑电路图 ⑸写出课程设计报告 二、分析及设计过程 本课题是数字电路中计数、分频、译码、显示及时钟振荡器等组合逻辑电路与时序逻辑电路的综合应用。通过学习，要求掌握多功能数字钟电路的设计方法、装调技术及数字钟的扩展应用。 1.数字钟的功能要求 = 1 \* GB3 ①准确计时，以数字形式显示时、分、秒的时间； = 2 \* GB3 ②小时的计时要求为“12翻1”，分和秒的计时要求为60进位； = 3 \* GB3 ③校正时间。 2.数字钟电路系统的组成框图 如图一所示，数字钟电路系统由主体电路和扩展电路两大部分所组成。其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。 系统的工作原理是：振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，然后经分频器输出标准秒脉冲。秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器进位，小时计数器按照“12翻1”规律计数。计数器的输出分别经译码器送显示器显示。计时出现误差时可以用校时电路校时、校分、校秒。各扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。 图一（S1-1）　　多功能数字钟系统组成框图 3.主体电路的设计 主体电路是由功能部件或单元电路组成的。在设计这些电路或选择部件时，尽量选用同类型的器件，如所有功能部件都采用TTL集成电路或都采用CMOS集成电路。整个系统所用的器件种类应尽可能少。下面介绍各功能部件或电路的设计。 振荡器 = 1 \* GB3 ①振荡器（英文：oscillator）是用来产生重复电子讯号（通常是正弦波或方波）的电子元件。其构成的电路叫振荡电路。能将直流电转换为具有一定频率交流电信号输出的电子电路或装置。种类很多，按振荡激励方式可分为自激振荡器、他激振荡器；按电路结构可分为阻容振荡器、电感电容振荡器、晶体振荡器、音叉振荡器等；按输出波形可分为正弦波、方波、锯齿波等振荡器。广泛用于电子工业、医疗、科学研究等方面。 图一 图一 = 2 \* GB3 ②555 定时器是一种模拟和数字功能相结合的 图一 图一 中规模集成器件。一般用双极性工艺制作的称为 555， 用CMOS 工艺制作的称为 7555，除单定时器外，还 有对应的双定时器 556/7556。555 定时器的电源电压 范围宽，可在 4.5V~16V 工作，7555 可在 3~18V 工 作，输出驱动电流约为 200mA，因而其输出可与 TT L、CMOS 或者模拟电路电平兼容。如图二。 = 3 \* GB3 ③多谐振荡器又称为无稳态触发器，它没有稳定 的输出状态，只有两个暂稳态。在电路处于某一暂稳态 后，经过一段时间可以自行触发翻转到另一暂稳态。两 个暂稳态自行相互转换而输出一系列矩形波。多谐振荡 器可用作方波发生器。 又称为无稳态触发器，它没有 图二 稳定的输出状态，只有两个暂稳态。在电路处于某一暂稳态后，经过一段时间可以自行触发翻转到另一暂稳态。两个暂稳态自行相互转换而输出一系列矩形波。多谐振荡器可用作方波发生器。 如图三。 图三 （2）分频器 分频器的功能主要有两个：一是产生标准秒脉冲信号；二是可提供功能扩展电路所需要的信号，如仿电台报时用的103Hz的高音频信号和500Hz的低音频信号等。选用中规模集成电路计数器74LS90可以