第三章-存储器学习.ppt

如果存储器的容量要求是1K×8bit，而我们只有静态随机存取存储器2114（1K×4bit）同样满足不了8位的字长要求，此时就需要2片2114进行位扩展，由4位扩展为8位来满足要求。 存储芯片的字扩展 用8K×8bit的芯片扩展实现64KB存储器 D0 ~ D7 ⑧ 64K*1 D0~7 ⑦ 64K*1 D0~7 ⑥ 64K*1 D0~7 ⑤ 64K*1 D0~7 ④ 64K*1 D0~7 ③ 64K*1 D0~7 ② 64K*1 D0~7 CS1 ① 8K*8 D0~7 CS 3-8译 码 器 Y0 Y1 Y7 … …… A13 A14 A15 进行字扩展时，模块中所有芯片的地址线、控制线和数据线互连形成整个模块的低位地址线、控制线和数据线 ， CPU的高位地址线（扩展的字线）被用来译码以形成对各个芯片的选择线 —— 片选线 。 A0 ~ A12 R/W 64K*8 A0 ~ A15 D0 ~ D7 R/W CS 等效为 如果存储器的容量要求是16K×8bit，而我们只有只读存取存储器EPROM2764（8K×8bit）同样满足不了容量要求，此时就需要2片2764进行位扩展，由8K存储单元扩展为16K存储单元来满足要求。 存储芯片的字、位同时扩展 用16K×4bit的芯片扩展实现64KB存储器 16K*4 16K*4 D0 ~D3 D4~ D7 16K*4 16K*4 16K*4 16K*4 16K*4 16K*4 首先对芯片分组进行位扩展，以实现按字节编址； 其次设计个芯片组的片选进行字扩展，以满足容量要求； 64K*8 A0 ~ A15 D0 ~ D7 R/W CS 等效为 A0~ A13 R/W 2－4 译码器 A15 A14 CS 如果存储器的容量要求是2K×8bit，而我们只有2114（1K×4bit），这样既满足不了字长要求也满足不了容量要求，此时就需要4片2114进行位扩展和字扩展。 存储器模块设计 确定芯片型号及数量 根据容量、速度、价格、功耗等要求，确定芯片的具体型号和数量。如考虑选用SRAM还是DRAM，是否需要E2PROM、FLASH等等 思考：若要求扩展64K容量的内存，以下几种选择哪种最优？ 64K?1的芯片数量N=(64K?8)/(64K?1)=1?8片;需位扩展 8K?8的芯片数量N=(64K?8)/(8K?8)=8?1片；需字扩展 16K?4的芯片数量N=(64K?8)/(16K?4)=4?2片；需字位扩展 芯片的种类和数量应越少越好；在芯片数量相同的情况下应考虑总线的负载能力和系统连接的复杂性。 从总线负载和系统连接来看，第二种选择最好。 存储器模块设计 内存地址空间的分配 在PC机中，大部分存储区域已被系统使用或被系统保留，用户扩展存储器可选择的地址范围一般落在0C0000H ~ 0DFFFFH范围内。当然，实际设计时，还需要考虑系统的具体配置，以及是否需要设置选择开关来在改变扩展存储器的地址范围 用户扩展存储器地址空间的范围决定了存储芯片的片选信号的实现方式 3.5.2 CPU与存储器的连接 另外，如果系统中数据总线的宽度大于8bit，如第二章中所述的8086微处理器系统，为了能同时进行8位和16位操作，还应该设计高位库和低位库。 即根据选定存储芯片的特点确定其字位扩展方式：通常各存储芯片上的地址线及读写控制线均互连，而数据线和片选线的连接方式需根据具体情况确定。 设计较大容量存储器时宜选用容量为N×1的存储芯片进行位扩展，而不选用字扩展，为什么？ 一、存储器片选译码电路 地址总线的低位地址线直接与各存储芯片的地址线连接。所需低位地址线的数目N与存储芯片容量L的关系：L＝2N。 地址总线余下的高位地址线经译码后，做各存储芯片的片选。通常M/IO信号也参与片选译码 CPU与存储器连接包括地址总线、数据总线、控制总线的连接。 1．地址译码器 单片的存储器芯片其容量是有限，微型计算机系统的存储器系统一般是由多片存储器组成。CPU要对存储器进行读写，首先要对存储芯片进行片选，之后从被选中的存储芯片中选择所要读写的存储单元。片选是通过地址译码来实现的，译码的方法可以通过逻辑电路来进行译码，也可以利用译码器进行译码。利用译码器进行译码使电路简单易懂。常用译码器有2/4译码器和3/8译码器。 表3.9 74LS138的功能表P77 二、片选信号可以采用线译码、部分译码和全译码等三种方 式（或三种方式的组合）来实现。 线译码 部分译码 全译码 每组芯片使用一根地址线作片选； 只有部分高位地址线参与译码形成片选信号； 全部高位地