第4节乘累加结构的FIR滤波器.docVIP

第4节 乘累加结构的FIR滤波器 MAC FIR 滤波器 信号处理工程师可以采用多种方法来实现滤波器，但常见的滤波器可以采用单乘法器MAC FIR滤波器实现。本节主要用DSP48 Slice来实现有限脉冲响应（FIR）滤波器，其中，主要说明两种串行滤波器架构：单乘法器MAC FIR滤波器和双乘法器MAC FIR滤波器。 6.4.1 单乘法器MAC FIR滤波器 器MAC FIR是最简单的DSP滤波器结构之一。与全并行滤波器相比，MAC结构采用单一乘法器和累加器来顺序实现FIR滤波器。该折衷设计不仅使硬件数量减少了 倍，也使滤波器吞吐量按照同样比例下降。通用的FIR滤波器公式是乘积（也称为内积）的总和，定义如下： ??????????????????????????? ????????????????????????????????????????????????????? ??????????? (6-4) 在该公式中， 个系数与 个相应的数据采样相乘，然后对内积求和来产生单个结果。这里的系数值确定了滤波器的特性（如：低通滤波器、带通滤波器、高通滤波器）。该公式可以采用不同架构、利用不同方法（如，串行、半并行或并行）来实现。在采样速度慢、系数多时，采用单一的MAC FIR滤波器来实现非常合适。利用高速时钟来驱动乘加器，实现对低速数据的多倍计算，其结构如图7-15所示。 ? 图6-15 乘法器MAC FIR滤波器 下面给出一个MAC FIR乘法器的实例。 例7-2 使用DSP48 Slice并基于单乘法器结构，完成一个4阶8比特的FIR乘法器，数据速率为1Mbps，其系数为[8d87、8d127、8d157、8d137]。 为了通过DSP48 Slice完成单乘法器结构，其工作频率应为数据速率的4倍，此外，滤波计算所需的输入数据缓存在分布式RAM中。module mac_fir_tap4(clk_4MHz, reset, ce, din, dout); input clk_4MHz; input reset; input ce; input [7:0] din; output [17:0] dout; reg [17:0] dout; wire [17:0] dout1; wire [7:0] dtemp; reg [1:0] cnt = 0; reg we = 0; reg [3:0] spra = 0; reg [7:0] A_IN = 0; reg [7:0] B_IN = 0; reg LOAD_IN = 0; ?????? // 控制数据缓冲期 ????? always @(posedge clk_4MHz) begin?????????????? ?if(reset) begin ?????????????????????? cnt = 0; ?????????????????????? ?we = 0; ???????????????????? ?? LOAD_IN = 0; ????????????????????? ? dout = 0;????????????????end????????????????else begin???????????????????spra = {1b0, cnt}+ 3b001; ????????????????? cnt = cnt + 1; ????????????????? if(cnt == 2b11) begin ???????????????????????????? we = 1; ??????????????????????????? ?LOAD_IN = 0;???????????????????end ????????????????? else begin ??????????????????????????? we = 0;?????????????????????????????LOAD_IN = 1; ????????????????? end???????????????????if(cnt == 2b01) ???????????????????????????? dout = dout1; ????????????????? else??????????????????????????????dout = dout;??????????????? end???????end ???? // 完成滤波器乘加计算??????always @(posedge clk_4MHz