集成电路中的器件结构课件.docVIP

第3章 集成电路中的器件结构 3．1 电学隔离的必要性和方法 第 2 章中给出了二极管、 双极型晶体管和 MOS场效应晶体管的截面剖图 ( 见图 2—14、图 2—19和图 2—31) 。 图中显示了这些器件的主要特征，但这种结构不能直接用于集成电路之中，在集成电路中它们的结构要复杂 得多。 一块集成电路中含有百万以至千万个二极管、晶体管以及电阻、电容等元件，而且它们都是做在一个硅 芯片上，即共有同一个硅片衬底。因此，如果不把它们在电学上一一隔离起来，那么各个元器件就会通过半 导体衬底相互影响和干扰，以至整个芯片无法正常工作，这是集成电路设计和制造时首先要考虑的问题。为 此要引入隔离技术， 然后在隔离的基础上根据电路要求把相关的各元器件端口连接起来， 以实现电路的功能。 在现代集成电路技术中，通常采用以下两种电学隔离方法：①通过反向 PN结进行隔离；② 采用氧化物 ( 二氧化硅 ) 加以隔离。这两种方法能较好地实现直流隔离，其缺点是都会增加芯片 面积并引入附加的电容。 现以 MOS管为例说明反向 PN结的隔离作用。 如在一个硅片衬底上有两个 N沟 MOS管，其结 构与 PN结的隔离作用见图 3～1。 图 3 一 l PN 结隔离作用 在每个 N 沟 MOS管的源与衬底之间加一负偏压或将两者直接短路后接地，就可防止电流流 向衬底。同时由于两管的漏端总是处于正电压，漏与衬底结处于反向，沟道与衬底之间也形成 一反向结，因此两个 MOS管之间在电学上也就被隔离。 这是 MOS场效应晶体管在结构上的一个固有优点， 即可以利用 MOS管本身的 PN结实现隔离 而不需增加新的 P N结。 对于双极型晶体管常采用氧化物隔离方法， 即在形成三极管区域的四周构筑一隔离环， 该隔 离环为二氧化硅绝缘体， 因而集成电路中的各个三极管之间， 以及各三极管与其他元件 ( 如电阻、 电容等) 之间是完全电隔离的。 氧化物隔离的示意图见图 3—2。图中有两个三极管， 每个三极管 四周被二氧化硅所包围，因而这两个三极管在电学上完全被隔离，其横截面图将示于 3．3 节中 的图 3—5。 3．2 二极管的结构 用于集成电路中的二极管，其制作步骤和实际结构示于图 3—3。 图 3-3 集成电路中二极管的制作步骤 在集成电路中，要求二极管的两个引出端 (P 端和 N端) 必须在芯片的上方引出 ( 而不是像图 2—14 那 样，N端在下方引出 ) ，此外还要考虑二极管与芯片中其他元器件的隔离。为此先在 P型衬底材料上通过外延 生长得到一层很薄的 N 型外延层 ( 如图 3—3(a) 所示) ，然后在指定的区域进行 P 型杂质扩散，形成 N 型 “岛”( 如图 3—3(b) 所示) ，同时形成 PN 结隔离区，二极管就在此 N 型“岛”内制作。再形成 P 型区( 如图 ＋ ＋ 3—3(c) 所示) ，P型区与 N型外延层形成 PN结。最后形成 N 型区，N 型区是为了得到与 N型外延层的欧姆连 接。由金属铝作为引出端的一个完整的二极管结构示于图 3～3(d) 。 3．3 双极型晶体管的结构 图 2—19 那种简单的三极管结构是无法用于集成电路中的，如果有两个三极管同时制作在一个芯片 上，那它们的收集极就相连了。为此要对这种三极管结构作重大的修改。 ． 首先是在三极管的下方形成一 PN结，使收集极与衬底隔离。对于 NPN三极管，采用 P 型硅片衬底。 用外延生长方法先形成一薄的 N 型外延层，三极管本身就制作在这一薄外延层上。制作时先在指定的区域进 ＋ 行 P 型杂质扩散，形成 P 型基区；再在基区内指定的区域进行 N型杂质扩散，形成 N 型发射区。其截面图见 图 3—4。 图 3-4 用 PN结隔离三极管与衬底 其次是设法用氧化物 ( 二氧化硅) 把每一个三极管包围起来， 将各个三极管在横向上相互 隔离起来，这示于图 3—5。 图 3-5 两个完全隔离的 NPN三极管 但这样的结构仍然存在缺点，由于收集极电流必须横向流过外延层才能到达收集极，而收集区有一 个很大的串联电阻，因而三极管的电学特性很差。为了减小这一收集区电阻，必须增加两个 N+型区。一个是 称为“埋层”的 N ＋型层，它在外延层生长前就设法在 P 型衬底上形成，其目的是减小收集区的横向电阻。另 ＋ 一个是在收集极接触处下面形成一 N +型区，以减小收集极串联电阻，通常这一步是与 N 发射区同时形成的。 具有埋层结构的 NPN双极型晶体管见图 3—6。 当然对于双极型晶体管也可以采用 PN结环实现隔离，如图 3—7 所示。从图中可以看出，一个重掺 ＋ 杂的 P +环围绕此 NPN三极管，该 P 环一直深入到 P型衬底区，因而可 图 3-6 具有埋层结构的 NPN双极型晶体管 图 3-7 采用 PN结环隔离的 N