门电路、触发器的应用.pptVIP

编者——浙大城市学院电工电子实验室 何鴻博 电工电子学实验 何鸿博 实验五 实验题目： 专业班级： 实验人： 合作者： 实验地点： 实验台号： 日期： 门电路、触发器及其应用 EDA实验室 一、实验目的 1、测试基本R-S触发器逻辑功能，体会电平触发情况。 2、测试双D触发器的逻辑功能，置位端、复位端的功能测试，逻辑功能测试，体会边沿触发特点。 3、测试双JK触发器的逻辑功能，直接复位端的功能测试，逻辑功能测试，验证触发方式。 4、JK触发器与T触发器、D触发器的转换。 5、设计单发脉冲发生器。 实 验 目 的 1、基本RS触发器 由两个与非门交叉偶合构成的基本RS触发器是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称S’端为置“1”端，因为S’=0时触发器Q端被置“1”；R’端为置“0”端，当S’=R’=1时Q端状态保持不变。右下图（b）是基本RS触发器的图形符号，图中输入端引线上靠近方框的小圆圈是表示触发器用负脉冲“0电平”来置位或复位,即低电平有效，故用S’D和R’D表示。（注：为保持与EWB中的标识一致，用S’D代表 即字母上标 ’ 表示S反）。 基本RS触发器也可用两个“或非门”组成，此时为高电平触发有效。 实 验 原 理 1.1、构成RS触发器的与非门器件结构（74LS00） 在本实验采用的是TTL中速RS触发器74LS00,其器件的封装结构图如下图。在器件中封装的四个二输入的RS触发器，各门电路功能引脚与器件引脚的连接按下图排列，即器件外引线排列图。 图中Ucc为外接电源正5V，GND为外接电源地，字母前的数字为封装各门电路的区别号。即：1A代表一号RS触发器的一个输入端。 实 验 原 理 1A 1B 1Y 2A 2B 2Y 3A 3B 3Y 4A 4B 4Y 74LS00引脚排列图 1.2、四输入与非门器件结构（74LS20） 2、D触发器 基本形式的D触发器一般是由左下图的门电路组成，在这里是由与非门构成的。 本实验采用的是TTL型集成触发器74LS74。,它的内部电路如右下图，在图中置位用 表示，清零用 表示，在时钟脉冲C（CLK）的控制下，把输入D状态，输出到输出端Q，即Qn+1=Dn。 实 验 原 理 （A）基本形式 74ls74采用的电路 1 1 0 0 0 1 2.1、D触发器结构（74ls74） 实 验 原 理 其逻辑符号及外引线排列如图5-2所示。图中D为输入端,Ｑ、为输出端。C为时钟脉冲输入端,SD为直接置位端,低电平有效。RD为直接复位端,低电平有效。这种D触发器是利用时钟脉冲C的上升沿触发,其输出状态与C脉冲到达前输入端D的状态相同 74ls74封装结构图 电路符号 2.3、D触发器的逻辑功能测试 （1）把集成电路74LS74上接入电源，取其中一个D触发器，分别把各功能引脚引出，如右图。即：把C接到手动脉冲按钮；D和置位、清零端接到电平开关（指拨开关）；Q和Q反接到电平显示灯，完成接线检查无误，即可开始测试。 实验内容与方法 +5V GND 74LS74 2.2、D触发器结构（74ls175） 四位寄存器 3、JK触发器 JK触发器 是在基本RS触发器基础上发展来的，在器件中（74LS112）采用的电路如下图，其电路符号如左下图。由于它改进了电路而克服了RS触发器的不确定状态。图中J、K为输入端,Q、Q’为输出端,C为时钟脉冲输入端,用来控制触发器的翻转，在逻辑符号中输入端C加以小圆圈表示利用时钟脉冲的下降沿触发器翻转。SＤ为直接置位端,低电平有效。RＤ为直接复位端,低电平有效。 实 验 原 理 74LS112采用的电路结构 电路符号 3.1、JK触发器工作原理 JK触发器的信号传送、存储是按下图进行的，其对应的输入与输出之间的逻辑关系为： 实 验 原 理 电平显示灯 电平输入开关 手动脉冲按钮 电平显示灯 电平输入开关 电平显示灯 电平显示灯 置“1” 清零 2.2 、JK触发器功能分析 CP↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ J 0 0 1 1 0 0 1 1 K 0 0 0 0 1 1 1 1 Qn 0 1 0 1 0 1 Qn+1 Qn 0 1 1 1 0 0 实 验 原 理 当时钟脉冲来到之前,即C=0时,J、K端的状态不影响触发器输出端的原态。 当时钟脉冲来到后,即C=1→0(下降沿)时刻,输出端Q与输入端J、K的关系如下表所示。 逻辑表达式： JK触发器功能表 2.3、（74ls112）器件结构 在本实验采用的是TTL中速双J-K触发器74LS112,其逻辑符号与器件的封装结构图如下图。在器件中封装的两个JK触发器的功能引脚与器件引脚按下图排列，即器件外引线排列图。 图中U