武汉大学_数字电路—实验报告.docVIP

. . 数字电路实验报告 学号： 姓名： 班级： % % % 目录 TOC \o 1-3 \h \z \u 实验一 组合逻辑电路分析 1 一、实验目的 1 二、实验原理 1 三、实验内容 1 实验二 组合逻辑实验(一)——半加器和全加器 3 一、实验目的 3 二、实验原理 3 三、实验内容 4 实验三 组合逻辑实验（二）数据选择器和译码器的应用 6 一、实验目的 6 二、实验原理 6 三、实验内容 7 实验四 触发器和计数器 9 一、实验目的 9 二、实验原理 9 三、实验内容 10 实验五 数字电路实验综合实验 12 一、实验目的 12 二、实验原理 12 三、实验内容： 13 实验六 555集成定时器 15 一、实验目的 15 二、实验原理 15 三、实验内容 16 实验七 数字秒表 19 一、实验目的 19 二、实验原理 19 三、实验内容 21 . 实验一 组合逻辑电路分析 一、实验目的 掌握逻辑电路的特点； 学会根据逻辑电路图分析电路的功能。 二、实验原理 74LS00集成片有四块二输入与非门构成，逻辑表达式为 。 74LS20由两块四输入与非门构成。逻辑表达式为 。 三、实验内容 实验一、根据下列实验电路进行实验： 将上述逻辑关系记录于下列表格中： A B C D Y A B C D Y 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 0 1 1 1 1 0 1 1 1 0 1 0 0 0 1 1 0 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 实验二、分析下图电路的密码 密码锁开锁的条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为”1”,将锁打开。否则，报警信号为”1”，接通警铃。 得出真指标如下： A B C D Y A B C D Y 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 0 0 0 1 1 0 1 0 1 1 0 0 1 0 0 0 1 1 0 0 0 0 1 0 1 0 1 1 0 1 0 0 1 1 0 0 1 1 1 0 0 0 1 1 1 0 1 1 1 1 0 由真值表可知此密码锁的密码是“1001”。  实验二 组合逻辑实验(一)——半加器和全加器 一、实验目的 熟悉用门电路设计组合电路的原理和方法步骤。 预习内容 复习用门电路设计组合逻辑电路的原理和方法。 复习二进制的运算。 利用下列元器件完成：74LS283、74LS00、74LS51、74LS136； 完成用“异或”门、“与或非”门、“与非”门设计全加器的逻辑图； 完成用“异或”门设计的3变量 判奇电路的原理图。 二、实验原理 1、半加器 半加器是算术运算电路中的基本单元，是完成1位二进制数相加的一种组合逻辑电路。 如果只考虑了两个加数本身，而没有考虑低位进位的加法运算，称为半加器。实现半加运算的电路称为半加器。两个1位二进制数的半加运算可用如下真值表所示。 A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 说明：其中，A、B是两个加数，S表示和数，C表示进位数。 有真值表可得逻辑表达式： 2、全加器 全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。 根据全加器的功能，可列出它的真值表。 A B Ci Co S A B Ci Co S 0 0 0 0 0 1 0 0 0 1 0 0 1 0 1 1 0 1 1 0 0 1 0 0 1 1 1 0 1 0 0 1 1 1 0 1 1 1 1 1 说明：其中A和B分别是被加数及加数，Ci为低位进位数，S为本位和数（称为全加和），Co为向高位的进位数。得出全加器逻辑表达式： 3、集成4位超前进位加法器74HC283 由于串行进位加法器的速度受到进位信号的限制，人们又设计了一种多位数超前进位加法逻辑电路，使每位的进位只由加数和被加数决定，而与低位的进位无关。 三、实验内容 1、用异或门、与或非门、与非门组成全加器，电路图如下图所示： 实验结果填入下表中： 被加数Ai 0 1 0 1 0 1 0 1 加数Bi 0 0 1 1 0 0 1 1 前级进位Ci-1 0 0 0 0 1 1 1 1 和S 0 1 1 0 1 0 0 1 新进位Ci 0 0 0 1 0 1 1 1 2、用异或门设计3变量判