dsp课程设计报告(秒表-).docVIP

PAGE PAGE 16 DSP原理及C程序开发 课程设计报告 题 目 秒表 学 院 专 业 班 级 姓 名 学 号 指导教师 2011 年 11 教师评语： 总分： 教师签名： 目录 课程设计任务 3 二、TMS320F2812介绍 4 4.1 特点 4 4.2 系统框图 5 4.3 TSM320F2812 时钟 6 三、F2812 SCI模块7 5.1 SCI概述 7 5.2 SCI 特点 7 5.3 SCI CPU接口 7 5.4 SCI多处理器通信 8 5.5 SCI的中断 8 四、程序代码设计 11 6.1 CPU Timers的初始化配置程序代码 .11 6.2主程序代码. 14 五、设计总结 16 六、参考文献 17 一、课程设计任务 通过TMS320F2812实现秒表的功能，其功能是时间送PC显示，每1秒变化一次。 二、系统分析 2．1设计要求 （1）设置DSP的TMS320F2812芯片为Emulator工作模式；（2）设置GPIO相应管脚为输入或输出模式；（3）DSP芯片外接LCD作为输出，外接n个（数目不底于3个）单按键作为输入；（4）在程序中构建汉字字模，并能够使用查找法提取。 2．2、设计思想 通过CCS软件开发平台和相应实验箱进行程序调试DSP外设控制设备开发扩展。用独立式控键控制DSP的GPIO管脚，使用DSP芯片控制LCD来显示秒表的计数数字，用其中一个按键实现LCD的清屏，其它（4个）通过两个按键控制秒表的启停。 三、TMS320F2812介绍 3.1 特点 ● 采用32-位定点DSP TMS320F2812@150MHz，方便实现电机控制 片上存储器： FLASH: 128K X16-位 SRAM: 18K X16-位 Boot ROM: 4K X16-位 OPT ROM: 1K X16-位 其中FLASH,OPT ROM和8K X16-位SRAM受密码保护，保护用户程序。 片上外设： PWM: 12路 QEP: 6通道 ADC: 2X8通道，12-位，80ns转换时间，0~3V量程 SCI异步串口: 2通道 McBSP同步串口： 2通道 SPI同步串口： 1通道 eCAN总线： 1通道 ● 外扩SRAM，最大容量为512K X 16位，基本配置为64K X 16位 ● 外扩RTP实时时钟+512 X 8-位EERPROM ● 外扩4通道，12-位分辨率 ● 2路SCI进行收发驱动，接口标准RS232/RS422/RS485可配置 ● 提供看门狗，电源监视，上电复位，手动复位，系统可靠，稳定 ● 标准化的扩展总线 3.2 系统框图 全功能框图 系统电路原理图如下： 4.3 TSM320F2812 时钟 TSM320F2812 上有多个部件需要时钟，CPU，看门狗电路，ADC，事件管理器等片上外设。 F2812 的CPU时钟电路如下图所示： 四、TMS320F2812 SCI模块和CPU定时器模块 4.1 SCI概述 SCI 模块支持在CPU和其他异步外设之间的数字通讯。SCI的串口接收和发送均为双缓冲，接收和发送都有独立的使能和中断位。在全双工模式下，两者可以独立或同步运行。为了群豹数据的完整性，SCI模块检查接收数据的断点，校验位和帧错误。 4.2 SCI 特点 F2812的SCI具有如下特性： 两根外部信号线引脚：SCITXD/SCIRXD 异步串行、标准非归零(NRZ)格式 16位波特率64K种可编程通信速率，增强型自动波特率检测硬件逻辑 数据格式灵活 接收数据出错检测 2种多处理器唤醒模式 半双工、全双工 双缓冲接收和发送 发送、接收独立的中断使能和中断位 增强型发送、接收16级FIFO 13个8位SCI模块控制寄存器 发送、接收可采用中断或状态标志位查询编程方式 SCI模块方块图如下： 4.3 SCI CPU接口 SCI CPU接口如下图所示： 4.4 SCI多处理器通信 同一个串行线路上，一次多处理器通信： 一个发送者(