微电子工艺5工艺集成与封装测试.ppt

第五单元 工艺集成与封装测试 * 14.2.4 IDDQ--准静态电流测试分析法 一个p管短路的CMOS反相器的电流电压波形 第五单元 工艺集成与封装测试 * 14.2.4 IDDQ--准静态电流测试分析法 IDDQ测试有三种方案。 (1)每向量测试一次； (2)对测试图形有选择地进行IDDQ测试； (3)增补测试图形。 进行IDDQ测试的方法有两种：片外测试和芯片内监控。后者也称内建电流测试(BIC test，Build—in Current Testing)。由于VLSI中的绝大部分都采用CMOS工艺，IDDQ测试对纯数字及数模混合电路测试都是一种有效的手段。 第五单元 工艺集成与封装测试 * 14.2.5 模拟电路及数模混合电路测试 1、模拟电路测试 模拟电路的失效情况大致可以概括为以下几类： ①参数值偏离正常值； ②参数值严重偏离正常范围，如开路、短路、击穿等； ③一种失效引发其他的参数错误； ④某些环境条件的变化引发电路失效(如温度、湿度等)； ⑤偶然错误，但通常都是严重失效，如连接错误等。 第五单元 工艺集成与封装测试 * 14.2.5 模拟电路及数模混合电路测试 1、模拟电路测试 在测试前先要依据生产商提供的电路参数进行仿真，得到被测电路的特性参数期待值和偏差允许范围。以运放为例，生产方应提供的参数包括诸如高/低电平输出、小信号差异输出增益、单位增益带宽、单位增益转换速率、失调电压、电源功耗、负载能力、相位容限典型值等。得到了测试所需的输入信号和预期的输出响应，我们就可以准备相应的测试条件了。确定需要的测试测量仪器，搭建外围测试电路，这也是与数字电路测试的不同之处，模拟电路的特性参数可能会因为外围条件的微小差异而有很大的不同，所以诸如测试板上的漏电等因素都必须加以考虑。 第五单元 工艺集成与封装测试 * 14.2.5 模拟电路及数模混合电路测试 传统的模拟电路测试方法很难得到精确、重复的输入信号和输出响应，对电路的输入端也很难做到完全同步。同时，靠机械动作切换的测量仪器，响应速度也难以达到输出测量的要求。DSP技术的出现和发展，正为高速、精确的模拟电路测试提供了有效的解决方法。 1、模拟电路测试 第五单元 工艺集成与封装测试 * 14.2.5 模拟电路及数模混合电路测试 2、混合电路测试 对于混合电路的测试，通常没有什么简单的方法，只有在电路设计中将其分为可以单独测试的模拟、数字模块，在测试时，对模拟部分与数字部分分别进行测试。对于数字、模拟部分有效隔开的混合电路，测试的步骤通常依照以下的顺序进行：模拟测试→数字测试→整体功能测试。需注意的是即使模拟测试与数字测试的结果完全合格，也并不表示电路没有故障，因为两者问的连接部分出现一点错误，同样会导致电路失效，所以无论整体功能与模块化的测试结果问有怎样确定的关系，在测试项目中，保留一些整体功能测试都是必须的。 第五单元 工艺集成与封装测试 * 14.2.6 未来测试技术展望 1、VLSI的发展对测试技术的挑战 内外带宽差异； (2) 混合电路测试； (3) 系统级芯片测试； (4) 内嵌存储器与自我校正； (5) 芯片性能的提高与测试精度的矛盾； (6) 集成度的提高使得同样失效机理影响更严重； (7) 外部测试设备的高昂价格与IC成本降低的要求相冲突。 第五单元 工艺集成与封装测试 * 14.2.6 未来测试技术展望 2、可测性设计 DFT的基本原则可概括如下。 ①将模拟部分与数字部分在物理结构和电学性能上尽可能分开； ②电路内部所有锁存器和触发器可以初始化； ③避免所有可能的异步和多余结构； ④避免出现竞争； ⑤提供内部模块的控制、检测手段； ⑥反馈通路可以断开； ⑦谨慎使用有线逻辑； ⑧使用控制、测试点； ⑨使用分割、选择控制。 第五单元 工艺集成与封装测试 * 14.2.6 未来测试技术展望 3、WLR—硅片级可靠性测试 作为内建质量监控手段的一部分，硅片级可靠性测试(Wafer Level Reliability，WLR)在集成电路研发和生产中已经得到应用，目的在于将错误在更早的阶段检测出来，并加以控制。与传统的可靠性测试相比，进行WLR测试更有利于信息的迅速反馈和降低封装成本。WLR测试包括了一系列的加速试验，在受控的应力试验中检测被测试器件的早期失效。 通常采用的WLR 测试有四种：接触可靠性、热电子注入、金属完整