新型拓扑结构的NoC分析.pdfVIP

摘要 随着半导体工艺技术以及集成电路设计技术的不断友屉，片上系统(SoC． on J的规模也越来越大、为了解决芯片规模的1；断增加所导致的传 SystemChip 统SoC总线结构可扩展性差、通信效率低、互连、时钟以及功耗等问题，近年来 013 国内外提出片上网络(NoC．Network Chip}的互连架构，并对其展开越来越多 的研究： 本文经过对国内外的研究成果的深入研究．综台性能、硬件实现等疗面考虑， r Route r)．并 提出了一种新的NoC拓扑结构——层次化路由结构MLR(Multi．Laye 且从互连网络拓扑结构的静态崖量参数八手，对MLR结构的性能进行丁分析和 比较说明。相对于2D—Mesh结构，MLR结构的链路总数和阿络直径有明显的减 小=尤其在网络规模越大时，优势越明显．当lP核的数量达到64时，M氓结构 的网络直径相对2D．Mesh结构可以缩小40％： 为了更好的分析MLR结构的动态性能．本文基于NetworkSimulation．2(NS．21 网络仿真环境．对昕提结构进行软件仿真平台的搭建和系统建模，给出了在不同 网络负载隋况下各种网络拓扑结构的性能结果．并且对其结果进行分析．通过 对4×4和8x8规模的阿络建模和仿真，可以看mMLR结构相对于2D．Mesh、 Wk-recu F．处理网络通信时，对于网络丢包率、通信延迟和网络吞吐量等网络性能参数 均有晟多50％．70％的优化。 接着本文提出丁用硬件仿真平台对MLR结构继续进一步的验证，设计了一 个16位RISC处理器MOore作为同络中的一种类型的lP核，设计了基于共享路 由的路由器结构．用硬件描述语言Veril08进行设计实现，完成了对各模块以及 系统的仿真和测试，并且基于FPAG对其进行硬件验证。方面通过面积和功耗 的比较显示在不|可网络负载和不同IP核节点数的情况下，MLR与传统2D-mesh 结构相比，减少了超过20％的芯片面秘和40％以上的动态功耗．有效降低了可_连 结构的硬件开销：另方面，通过硬件系统的仿真和实现．绐出了MLR结构的 可行性验证， 关键词：H上系统；片上网络：网络拓扑结构：网络延迟 网络吞吐量；NS一2 网络建模：处理器设计：路由算法：仿真：FPGA骑证； Abstract Withthe ofsemiconductor andIC development process technol093design sizeoftheSoC is and which a 10tof capaciD,the Chipgrowinglargerlarger brings suchas communicationandthe of problems poorscalability,inefficient problems intercomaectionclockand ordertoresolvethese power．In on problems．Network inrecent hasa inuniversities Chip(NoC)isproposed years．andrapid