数字逻辑实验课.docVIP

PAGE PAGE 25 实验一 Maxplus软件的基本操作 一、实验内容 1．熟悉Maxplus软件的基本操作，了解各种设计方法（原理图设计、文本设计、波形设计） 2．用逻辑图和VHDL语言设计一个异或门。 3．用逻辑图和VHDL语言设计三态门，三态门的使能端对低电平有效。 二、电路要求 1．进实验室前，请写一份预习报告；进实验室时经指导老师检查后，才可上机操作。 2．预习报告内容有： 异或门和三态门的逻辑图； 用VHDL语言编写异或门和三态门； 3．实验结束前，要填写实验卡，将异或门的仿真波形画在实验卡上。 三、电路功能介绍 1、异或门（XOR） 用途：异或门是一种用途广泛的门电路。典型应用是作为加法器的单元电路。 逻辑图 真值表 A B OUT 0 0 0 0 1 1 1 0 1 1 1 0  VHDL程序 数据流描述： 波形图 2．三态门，又名三态缓冲器（Tri-State Buffer） 用途：用在总线传输上，有效而又灵活地控制多组数据在总线上通行，起着交通信号灯的作用。 逻辑图 真值表 EN A OUT 0 0 Hi-Z 0 1 Hi-Z 1 0 0 1 1 0  VHDL程序 行为描述： 结构体描述： 波形图 实验二 加法器的设计与仿真 一、实验内容 1．用VHDL语言设计全加器； 2．利用设计的全加器组成串行加法器； 3．用VHDL