毕业论文--基于UTC0.5um工艺的LDO芯片电路仿真及版图设计.docxVIP

大连东软信息学院 本科毕业设计（论文） 论文题目 论文题目：基于UTC0.5μm工艺的LDO芯片电路仿真及 版图设计 系 所： 电子工程系 专 业： 电子信息工程（微电子制造方向） 学生姓名： 学生学号： 指导教师： 导师职称： 副教授 完成日期： 2014年4月28日 大连东软信息学院 DalianNeusoft 大连东软信息学院毕业设计（论文） 摘要 PAGE IV 基于UTC0.5μm工艺的LDO芯片电路仿真及版图设计 摘 要 近年来，随着集成电路的技术和电源管理技术的不断发展，低压差线性稳压器（LDO Low Dropout Regulator）被大家所关注，使其被广泛的应用于便携式电子产品、播放器、数码相机、无线电话与通信设备、测试仪器等中。本文针对LDO的发展要求，主要研究LDO的核心—误差放大器，在LDO线性稳压器的设计中，误差放大器是设计中一个重要的环节，误差放大的性能决定了整个LDO稳压器的性能。本次应用Cadence软件进行电路图和版图的绘制，对其电路进行完整的仿真分析，对版图进行验证，最后，对全文工作进行总结。 本课题电路系统采用跨导运放的结构，输入级采用PMOS（P-channel Metal Oxide Semiconductor）全差分输入形式，输出级采用双端输出，这样可避免电流镜引起的极点导致带宽变窄的问题，此放大器采用UTC0.5μmCMOS设计工艺，在输入电压为5V、负载电容为4.7μF，环境温度在-40°C～85°C的条件下进行HSPICE仿真。 本文将在开头简单阐述了课题研究的背景及意义，并分析低电压差线性稳压器的现状和发展趋势。其次利用HSPICE工具对部分电路进行仿真，最后在Cadence环境下，采用UTC0.5um工艺进行版图的设计及验证。 关键词：低压差线性稳压器，误差放大器，版图设计 大连东软信息学院毕业设计（论文） Abstract Simulation Analysis and Layout Design of LDO Chip Based of UTC 0.5um Processing Abstract Recently,with the development of the technology of IC design and powermanagement,low drop-out linear regulator has become more and more popular．It is widely applied in cellularelectronic products such asplayer, portable computer,communication andtest instruments. Due to the requirement of LDO,The paper main research is error amplifier which is the core of LDO. In thedesign of LDO linear regulator, error amplifier is an important part of the design.The error amplifier performance determines the performance of LDO. The Cadence applications to draw schematics and layout,A complete analysis of its circuit simulation,Verification for layout,Finally, summarize. This topic circuit system adoptsoperational transconductance amplifier, the input stage is PMOS(P-channel metal oxide semiconductor)differential form: