时序逻辑电路同步异步分析.pptVIP

* 利用仿真软件对逻辑电路进行分析 Oscilloscope Logic analyzer * 作 业 P 321-322 6.2.3，6.2.6 P 325 6.4.3 * 第六章 时序逻辑电路 时序逻辑电路基本概念 (6.1) 同步时序逻辑电路分析 (6.2) 异步时序逻辑电路分析 (6.4) 同步时序逻辑电路设计 (6.3) 典型的时序逻辑集成电路 (6.5) 时序电路的Verilog HDL描述(6.6) 时序可编程逻辑器件 (6.7) * 6.1 时序逻辑电路基本概念 时序逻辑电路：任意时刻电路的输出不但取决于此时刻的 输入信号，而且还与电路原来的状态有关。 时序电路模型与分类 时序电路逻辑功能的表达 * 时序逻辑电路的一般化模型 时序逻辑电路一般包括存储电路和组合电路两部分， 其中存储电路必不可少; 存储电路由触发器或锁存器组成，利用存储电路的状态 来记忆电路工作过程中的必要信息。 时序电路又称为状态机,由有限数量存储单元构成的状态 机称为有限状态机（FSM-Finite State Machine）。 * 时序逻辑电路信号间的关系 O =F1 ( I , S ) 输入、输出及存储电路信号之间的逻辑关系： —— 输出方程 —— 状态方程 —— 激励(或驱动)方程 E =F2 ( I , S ) S n +