嵌入式系统第二讲arm体系结构与编程模型.pptVIP

课件 课件 ARM处理器的异常中断（二） 指令预取中止(PABT)：若处理器预取指令的地址不存在，或该地址不允许当前指令访问，存储器会向处理器发出中止信号，但当预取的指令被执行时，才会产生指令预取中止异常。 数据中止(DABT)：若处理器数据访问指令的地址不存在，或该地址不允许当前指令访问时，产生数据中止异常。 IRQ（外部中断请求）：当处理器的外部中断请求引脚有效，且CPSR中的I位为0时，产生IRQ异常。系统的外设可通过该异常请求中断服务。 FIQ（快速中断请求）：当处理器的快速中断请求引脚有效，且CPSR中的F位为0时，产生FIQ异常。 课件 ARM处理器的异常中断（三） 异常类型 模式 正常向量地址 高向量地址 复位 管理 0 0xFFFF0000 未定义指令 未定义 0 0xFFFF0004 软件中断 管理 0 0xFFFF0008 指令预取中止 中止 0x0000000C 0xFFFF000C 数据中止 中止 0 0xFFFF0010 IRQ IRQ 0 0xFFFF0018 FIQ FIQ 0x0000001C 0xFFFF001C 课件 ARM处理器的异常中断（四） 异常优先级 异常类型 1（最高） 复位 2 数据中止 3 FIQ 4 IRQ 5 预取中止 6 未定义指令，SWI 课件 ARM处理器对异常的处理（一） 对异常的响应： 将下一条指令的地址存入相应异常类型的连接寄存器LR_mode； 将CPSR复制到相应异常类型的SPSR_mode中； 设置CPSR的M[4:0],强制改变到相应的运行模式； 禁止正常中断，如果异常类型为快速中断或复位，同时禁止快中断； 强制PC从相关的异常向量地址取下一条指令执行，从而跳转到相应的异常处理程序处。 课件 ARM处理器对异常的处理（二） 异常返回 从堆栈中恢复用户寄存器 将SPSR_mode复制回CPSR中 复制LR_mode－PC 课件 未定义异常的操作过程 进入异常： R14_und=产生异常的下一条指令地址 SPSR_und=CPSR CPSR[4:0]=0b11011/*进入未定义运行模式*/ CPSR[5]=0/*进入ARM工作状态*/ CPSR[7]=1/*禁止正常中断*/ 如果设置了高向量模式，则 PC=0xFFFF0004 否则 PC=0退出异常： MOVS PC R14 恢复PC（从R14_und）和CPSR（从SPSR_und），并返回到该未定义指令的下一条指令处 课件 ARM推荐的异常退出指令 异常类型 R14（ARM） R14（Thumb） 返回指令 BL PC+4 PC+2 MOV PC, R14 SWI PC+4 PC+2 MOVS PC, R14 UDEF PC+4 PC+2 MOVS PC, R14 FIQ PC+4 PC+4 SUBS PC,R14,#4 IRQ PC+4 PC+4 SUBS PC,R14,#4 PABT PC+4 PC+4 SUBS PC,R14,#4 DABT PC+8 PC+8 SUBS PC,R14,#8 RESET - - - 课件 例：SWI中断的R14 例如： 0x8000????? mov ...... 0x8004????? add ...... 0x8008????? SWI ...... 0x800C????? mov ...... 0x8010????? add ...... 当程序执行SWI异常时，PC指向0x8010，在跳转到异常向量的之前，ARM会把R14调整到0x800C 课件 ARM数据类型 字（Word）：在ARM体系结构中，字的长度为32位，而在8位/16位处理器体系结构中，字的长度一般为16位，请注意区分。 半字（Half-Word）：在ARM体系结构中，半字的长度为16位，与8位/16位处理器体系结构中字的长度一致。 字节（Byte）：在ARM体系结构和8位/16位处理器体系结构中，字节的长度均为8位。 课件 存储器组织 以0例 小端方式对应于地址[A+3]=0x87,[A+2]=0x65,[A+1]=0x43,[A]=0x21 大端方式对应于地址[A]=0x87,[A+1]=0x65,[A+2]=0x43,[A+3]=0x21 Byte[A+3] Byte[A+2] Byte[A+1] Byte[A] Bit31