简易计算器设计实验报告.docVIP

简易计算器设计实验报告 设计任务及要求 实验任务： 根据计算器的原理设计一个具有加减乘除功能的简易计算器。如： 5+3*4/8=4。 1.2 实验基本要求： （1）实现最大输入两位十进制数字的四则运算（加减乘除）。 （2）能够实现多次连算（无优先级，从左到右计算结果）。 如：12+34*56-78/90+9=36 （3）最大长度以数码管最大个数为限，溢出报警。 二． 实验设计方案 （1）用QuartusII的原理图输入来完成系统的顶层设计。 （2）用VHDL编写以及直接拖模块来各功能模块。 （3）通过2个脉冲分别实现个位数和十位数的输入。 （4）通过选择每次的输出数值，将输出值反馈到运算输入端 （4）通过除法运算实现十六进制到十进制的转换输出。 其具体实现流程图如下： 输入数据 输入数据 分别进行四则运算 选择输出 显示输出运算值 999999999？ Y 报警信号 显示输出为0 有等号键？ Y 显示输入数据 N N 三 系统硬件设计 FPGA： EP2C5T144C8目标板及相应外围硬件电路。（从略） 四 系统软件设计 1.数据输入模块 原理：用VHDL创建模块，通过两个脉冲分别对两个数码管进行输入控制，再通过相应运算模块将两个独立数据转化成两位十进制数字。 2.运算模块 原理：用VHDL创建模块，四种运算同步运行，通过按键加、减、乘、