六人智力抢答器的设计.docxVIP

学科分类号： 湖南人夂科鞍曇枕 专科生毕业设计 题目（中文）： 智力抢答器的设计 （英文）： Answer Intelligence Design 学生姓名：卢丽春学系 部： 通信与控制工程系 专业年级：电子信息工程技术2006级 指导教师： 田汉平 职 称： 副教授 湖南人文科技学院教务处制 TOC \o 1-5 \h \z 摘要 4 关键词 4 \o Current Document 第一章绪论 7 \o Current Document 1.1课题研究的相关背景 7 \o Current Document 1?2选题的目的和意义 7 \o Current Document 1.3国内外研究现状 8 \o Current Document 1.4课题研究的内容 8 \o Current Document 第二章智力抢答器的实现工具 9 \o Current Document 1 FPGA开发工具及语言介绍 9 1. 1 Quartus 11 的概况 9 1. 2 硬件描述语言的选择 10 1.3 Protel DXP 2004 SP2 的概述 10 \o Current Document 第三章总体设计方案论论证与对比 11 \o Current Document 1方案的论证和对比 11 3?1?1 方案一 11 1.2 方案二 12 \o Current Document 2智力抢答器的工作原理 12 \o Current Document 3系统结构和模块划分 13 \o Current Document 第四章单元模块与顶层电路VHDL程序设计 15 \o Current Document 1超前抢答判别模块 15 1. 1超前抢答判别模块VH叽程序设计： 15 1. 2超前抢答判别模块元件： 17 1. 3超前抢答辨别模块的仿真 17 \o Current Document 4. 2超时抢答判别模块 18 4. 2. 1超时抢答判别模块VHDL程序设计： 18 4. 2.2超时抢答判别模块元件图： 20 4. 2. 3超吋抢答辨别模块的仿真 21 \o Current Document 4. 3二十秒倒计时模块: 22 4. 3. 1二十秒倒计时模块VHDL程序设计： 22 4. 3. 2二十秒倒计时模块元件图: 23 4. 3. 3二十秒倒计时模块模块的仿真 23 \o Current Document 4.4抢答成功按键模块 24 4. 4. 1抢答成功按键模块V11DL程序设计 24 4. 4. 2抢答成功按键模块元件 25 4. 4. 3抢答成功选手按键模块的仿真 25 \o Current Document 4. 5抢答成功报警模块 26 4. 5. 1抢答成功报警模快VHDL程序设计： 26 4. 5.2抢答成功报警模块元件图: 27 4. 5. 3抢答成功报警模块的仿真 27 \o Current Document 4. 6加减计分模块 28 4. 6. 1加减计分模块VH叽程序设计： 28 4. 6. 2加减计分模块元件图： 31 4. 6. 3加减计分模块的仿真 31 \o Current Document 4. 7数码管上的动态显示 31 \o Current Document 8顶层电路VHDL程序设计 37 4. 8. 1顶层电路VHDL程序： 37 4.8.2顶层电路仿真: 45 \o Current Document 第五章引脚锁定和下载硬件测试及实验结果 46 \o Current Document 1实验设备和器件 46 \o Current Document 5.2引脚锁定 46 \o Current Document 3下载和硬件测试及实验结果 48 \o Current Document 总结与展望 49 \o Current Document 参考文献 50 致谢 51 附录 52 附件一： 52 智力抢答器的设计 扌商 要:木次设计在EDA开发平台上运用QUARTUS 116. 0软件和VHDL语言设计 四人抢答器电路。电路中设有四个抢答键，可供四人同时抢答；我们利用一个二 十进制计数器，将其输入频率设定为一赫兹,成功实现了二十秒倒计吋的功能；我 们利用VHDL语言中的IF和CASE语句结合空操作语句NULL实现开始抢答与超前 抢答的区别；各个模块配以一时钟频率由蜂鸣器输出可实现抢答成功、超前抢答 犯规、超时抢答等各种情况的报警效果；本设计采用的是杭州康芯电子有限公司 生产的GW48系列/SOPC/EDA实验开发系统，FPGA冃