Vivado实验01_流水灯仿真 实验及下板步骤.docxVIP

一、新建工程 1. 打开Vivado 2014.2，界面如下： 2. 点击上述界面中的Create New Project ，弹出新建工程向导，依次点击Next： 3.板卡选项分别为Family: Artix-7 Sub-Family: Artix-7 Package: csg324 Speed grade: -1 Temp grade: C 于是，Part选择xc7a100tcsg324-1,然后下一步点击Next ? Finish; 二、设计文件输入 1.如下图，点击输入设计程序： 2.如下图，选择新建文件，依次创建4个verilog文件，文件名依次为：clock_div; ctc; s_74ls138; led_light 注意：最后一个为顶层文件，文件名与项目的文件名相同，且所有名称中不能出现中文、空格和符号 3.双击打开，然后输入依次设计程序： 注意：每次输入一个设计程序最好保存一次，保存操作如下图 然后重复步骤，将4个设计程序依次输入保存 4.添加仿真文件： 5.进入仿真，点击 Run Simulation ? Run Behavioral Simulation 6.调节缩小按钮，将间隔调节为1s，方便观察实验结果，然后点击上方运行按钮进行仿真，接着点击弹出的信息条的Background将其隐藏，即可看到完整的仿真循环结果 7.仿真结果如下图： 三、下板操作 仿真完成后，先关闭仿真，操作如下图： 接着进行下一步综合，如下图操作： 综合处成功后，要进行实现操作，如下图： 实现成功后进行下一步，管脚约束，操作如下图： 注意:此处需用到板卡手册，请使用老师群共享的文件“Nexys4-DDR_rm”，此为配适的较新版本，否则可能出现错误 5.约束文件生成后，更改为I/O操作界面： 6.此处不能使用默认电压值，否则会报错，更改电压值为3.3V，然后将时钟引脚接至E3，复位引脚接至C12，y0至y7输出接至V16、T15、U14、T16、V15、V14、V15、V11，引脚的连接方式有三种，所有操作如下图： 7．约束完成后，关闭保存： 8.在源程序文档中的约束文件中可以看到刚才操作生成的约束文件，也可以直接在约束文件中直接输入代码来完成管教的约束和更改： 9.约束完成后，生成编程文件： 10.此时需要连接板卡到电脑，在此之前需要对板卡进行设置： 11.连接电脑，打开电源开关，等待驱动安装完成后，打开Hardware Manager ? Open a new hardware target ? 在跳出的提示框中一直点击Next，不需更改，直到Finish ? Program device ? 选择板卡xc7a100t_0 ? 在跳出的选择框中点击ok，这时就可以观察到仿真结果中的流水灯效果，以上为识别板卡到把编程文件下载到板卡的无脑操作，具体步骤请看下图： 12.观察到板卡上的实验结果正确后，实验到此结束，关闭板卡的电源开关，拔出板卡，以上。 四、附录 Verilog流水灯实验源程序 第一步 设计电路 一个分频器 一个3位计数器 一个38译码器 第二步 设计各元器件的verilog代码；分频器 module clock_div(clk,clk_sys); input clk; output clk_sys; reg clk_sys =0; reg[25:0] div_counter = 0; always @(posedge clk) begin if (div_counter begin clk_sys = ~clk_sys; div_counter = 0; end else begin div_counter = div_counter+1; end end endmodule 第二步 设计各元器件的verilog代码； 3位计数器 module ctc(clk,reset,count ); input clk,reset; output reg[2:0] count; always @(posedge clk or negedge reset) begin if (reset == 0) begin count =0; end else begin if (count == 0) count =7; else begin