大规模集成电路演示文稿.pptVIP

9.1 只读存储器（ROM） ROM存储的信息是非易失的。也就是说，掉电后再上电，存储内容不会改变。编程后用于用户系统中时，其内容只能读出、不能写入。一般用于存放固定不变的程序和数据。 9.1.1 掩膜型ROM［固定ROM］（Read Only Memory） 掩膜型ROM芯片所存储的信息是由厂家写入，用户无法进行任何修改。这些管子是制造时由二次光刻版的图形（掩膜工艺）决定的，故称为掩膜ROM。这种类型存储器的基本存储电路可由二极管、晶体管、MOS管构成。 9.1.2 可编程ROM———PROM（Programmable ROM） PROM一般由二极管矩阵组成，也可由MOS管或三极管矩阵组成。用户写入信息时，由特殊电路将存放“0”的单元通以大电流，使熔丝熔断，存“1”时单元保持通态，或相反。这样就实现了用户一次性编程。因熔丝熔断后，再不能恢复，所以信息写入后不能再更改。 9.1.3 可擦除可编程ROM———EPROM（Erasable PROM） 1.基本存储电路 EPROM是一种可多次擦除和重复写入的ROM。 这种EPROM存储电路芯片上方有“窗口”，当用紫外线通过这个窗口照射时，所有电路中的浮栅上的电荷形成光电流泄漏走，从而把写入的信息擦去（内容全“1”），以便重新编程。这一过程通常由专用设备（EPROM擦除器）完成，然后用EPROM写入器实现编程。 9.2 可编程逻辑器件（PLD） 用户在设计开发软件（或编程器）的辅助下就可以对PLD器件编程，使之实现所需的组合或时序逻辑功能，就是PLD最基本的特征 9.2 可编程逻辑器件（PLD） 阵列结构PLD———SPLD中的与阵列和或阵列可以由晶体三极管组成（双极型），更多的是MOS场效应管组成（MOS型）。 9.2 可编程逻辑器件（PLD） 9.2.1 用PROM实现组合逻辑电路 例9.2.2 试用适当容量的PROM实现四位二进制码到Gray码的变换器（实现组合逻辑电路）。 9.2.2 可编程逻辑阵列器件 1.PLA的结构 9.2.2 可编程逻辑阵列器件 2.用PLA实现组合逻辑电路 任何组合函数均可采用组合型PLA实现。为减小PLA的容量，需对表达式进行逻辑化简。 9.2.3 可编程阵列逻辑器件（PAL） PAL与其他PLD器件一样包含一个与阵列和一个或阵列，主要特征是与阵列可编程，而或阵列固定不变。 PAL器件制造工艺有TTL、CMOS和ECL三种。TTL PAL速度高，在这三者中使用较广;CMOS PAL功耗低;ECL PAL速度特别高，能满足特殊需要。 9.2.4 通用阵列逻辑器件（GAL） 作为可编程器件的GAL，它在基本阵列结构上沿袭了PAL的与、或结构，由可编程与阵列驱动可编程或阵列。与PAL相比，GAL的输出部分配置了输出逻辑宏单元OLMC（Output Logic Macro Cell），对OLMC进行组态，得到不同的输出结构，使得这类器件比输出部分相对固定的PAL芯片更为灵活。GAL的OLMC，可由设计者组态为五种结构:专用组合输出、专用输入、组合I.O、寄存器时序输出和寄存器I.O。因此，同一GAL芯片，既可实现组合逻辑电路，也可实现时序逻辑电路，为逻辑设计提供了方便。 9.3 随机存储器（RAM） 9.3.1 静态随机存储器—SRAM的结构 静态随机存储器—SRAM主要由存储体和外围电路构成。 9.3.1 静态随机存储器—SRAM的结构 1.存储体 一个基本存储电路能存储1位二进制数，而一个8位的二进制数则需8个基本电路。一个容量为M×N（如64K×8bit）的存储器则包含M×N个基本存储电路。这些大量的基本存储电路有规则地排列在一起便构成了存储体。基本存储电路主要由R-S触发器构成，其两个稳态分别表示存储内容为“0”或为“1”。 9.3.1 静态随机存储器—SRAM的结构 2.外围电路 外围电路通常包括: （1）地址译码器 （2）I.O缓冲器 9.3.2 RAM的工作原理 1.静态MOS RAM存储单元电路 9.3.2 RAM的工作原理 1.静态MOS RAM存储单元电路 工作原理 （1）写操作 （2）保存信息 （3）读出操作 9.3.2 RAM的工作原理 2.动态MOS RAM存储器单元 动态RAM利用MOS管的栅极电容存储电荷的原理来存储信息。因电容的充电、放电、泄漏、补充是一个动态的过程，所以称为动态随机存储器（DRAM）。由于电容有泄漏，必须不断地补充电荷，这种补充电荷的过程即为动态RAM的刷新。一般动态存储器要求2ms之内刷新一次。 9.3.2 RAM的工作原理 2.动态MOS RAM存储器单元 （1）四管动态基本存储电路