锁相环片上抖动测量电路设计.pdfVIP

摘要 摘要 随着半导体工艺的不断进步，锁相环在系统芯片中的应用越来越广泛，时钟抖动是表征锁相环性能的 最重要的参数之一。传统的抖动测量主要使用昂贵的外部测试仪器，但随着锁相环的工作频率不断提高， 这些方法不但增加了测量成本，而且引入了测量噪声，降低了测量可靠性。基于内建自测试原理的片上抖 动测量电路有效地解决了这些问题。 本文针对近年来应用于测量锁相环时钟抖动的内建自测试技术进行了分析和探讨，并总结出各种BIST 方案在实际应用时的优缺点，然后改进了一种锁相环片上抖动测量电路。该测量电路基于游标振荡器的原 理，利用两个振荡回路振荡周期的差值来测量信号抖动。电路有四种测量分辨率，可以根据不同的输入频 率选择不同的测量分辨率，在有效降低测量时间的同时节约了电路的测试成本；本电路能在高频下直接测 量锁相环输出信号的周期抖动，同时无需外部提供理想的参考信号；此外，文中使用了一个校准方案对测 量电路进行了校准，在大大降低校准成本的同时提高了测量电路的可靠性。 130nm1P6M 本文提出的锁相环片上抖动测量电路采用SMIC CMOS工艺，芯片工作电压为1．2V，整 为8．3 ps，电路测量误差小于3．3ps，单个周期的测量时间小于l炉，满足电路的设计指标。 关键词：抖动测量，内建自测试，锁相环，游标振荡器，鉴相器 ～o Abstract Abstract Asthe ofsemiconductor havebeen usedasclock improvement technology，Phase—LockedLoops widely inSoC characteristicofthePLLisoneofthemost the generatorschips．Thejitter importantparameters．Inpast， theitterwasmeasuredtheexternaltest theincreased cost j by equipments．However,withoperating frequency，the hasbeenincreased of external willinduce thenthe greatly．Moreover，sometimesprobes equipments noise，and measurementresultisdisturbed．Totacklethe itter problem，thej measurementcircuitis tothe on-chip adapted PLLs． Atthe ofthis and severalbuilt—inself-testschemesusedfor beginningthesis，wesurveyinvestigate jitter