2019年EDA大作业最终版.docVIP

PAGE  PAGE 20 8位硬件乘法器 ——EDA技术及应用大作业 电子信息学院 10级通信工程01班 41003030106 目录 总体设计说明3 1.1设计原理3 1.2设计方案3 1.3设计优点3 各模块设计实现4 2.1 ADDER8B模块设计4 2.2 ANDARITH模块设计5 2.3 ARICTL模块设计6 2.4 REG16B模块设计7 2.5 SREG8B模块设计8 3.总体仿真结果及分析10 4.心得10 5.附录10 6.参考文献12 8位硬件乘法器 1．总体设计说明 1.1设计原理 8位硬件乘法器是由8位加法器构成并以时序逻辑方式设计的，该乘法器具有一定的实用价值。其乘法原理是：乘法通过逐项移位相加原理来实现，从被乘数的最低位开始，若为1，则乘数左移后与上一次和相加；若为0，则左移后以全零相加，直至被乘数的最高位。 1.2设计方案 8位硬件乘法器电路原理图如下。ARICTL是乘法运算控制电路，其START信号上跳沿与高电平有两个功能，即16位寄存器清零和被乘数A[7..0]向移位寄存器SREG8B加载；它的低电平则作为乘法使能信号。乘法时钟信号从ARICTL的CLK输入。当被乘数加载于8位右移寄存器SREG8B后，随着每一时钟节拍，最低位在前，，由低位至高位逐位移出。当为1时，与门ANDARITH打开，8位乘数B[7..0]在同一节拍进入8位加法器，与上一次锁存在16位锁存器REG16B中的高8位进行相加，其和在下一时钟节拍的上升沿被锁存进此锁存器。而当被乘数移出位为0时，与门全零输出。如此往复，直至八个时钟脉冲后，由ARICTL控制，乘法运算过程自动终止，ARIEND输出高电平，以此可点亮一发光管，以示惩罚结束。此时，REG16B的输出值即为最后乘积。 8位硬件乘法器电路原理图 1.3设计优点 此乘法器优点是节省芯片资源，其核心元件只是一个8位加法器，其运算速度取决于输入的时钟频率，因此，可以用此乘法器或相同原理构成的更高位乘法器完成一些数字信号处理方面的运算。 2.各模块设计实现 2.1 ADDER8B模块设计 VHDL程序： LIBRARY IEEE; --8位加法器 USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY ADDER8B IS PORT(CIN:IN STD_LOGIC; A,B:IN STD_LOGIC_VECTOR(7 DOWNTO 0); S:OUT STD_LOGIC_VECTOR(7 DOWNTO 0); COUT:OUT STD_LOGIC); END ADDER8B; ARCHITECTURE behav OF ADDER8B IS SIGNAL SINT,AA,BB:STD_LOGIC_VECTOR(8 DOWNTO 0); BEGIN AA=0A; BB=0B; SINT=AA+BB+CIN;S=SINT(7 DOWNTO 0); COUT=SINT(8); END behav; 模块图： 仿真波形图： 模块功能： ADDER8B是一个8位加法器。有三个输入端（CIN,A[7..0],B[7..0]）,其中A[7..0]是被乘数.B[7..0]是乘数。ADDER8B起到使两个数相加的作用；即在加法的基础上才能相乘。 2.2 ANDARITH模块设计 VHDL程序： LIBRARY IEEE; --1位乘法器 USE IEEE.STD_LOGIC_1164.ALL; ENTITY ANDARITH IS PORT (ABIN:IN STD_LOGIC; DIN:IN STD_LOGIC_VECTOR(7 DOWNTO 0); DOUT:OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END ANDARITH; ARCHITECTURE behav OF ANDARITH IS BEGIN PROCESS(ABIN,DIN) BEGIN FOR I IN 0 TO 7 LOOP --循环,完成8位与1位运算 DOUT(I)=DIN(I)AND ABIN; END LOOP; END PROCESS; END behav; 模块图： 仿真波形图： 模块功能： ANDARITH是一个1位乘法器。有两个输入端（ABIN,DIN[7.0]）.有一个输出