哈工大课件时序逻辑电路.pptVIP

第五章 时序逻辑电路 5-1 导论 【例】 5-2 时序电路分析 1、同步电路分析 【例2】 状态表 时序图 【例3】 状态图 【例4】 状态表 2、异步时序电路的分析 状态转换表 5-3 同步时序数字电路的设计 【例1】 状态表： 电路图 检查能否自启动 选用J—K触发器 方法二：直接从次态求驱动方程 【例2】 【例1】 【例2】 状态图 X/Z 状态化简： 求控制函数(驱动方程)和输出函数 控制函数和输出函数卡诺图 方法二 电路图： 5-4 常用时序逻辑器件 1、4D触发器构成的寄存器 2、具有锁定(Hold)功能的4D寄存器 二、移位寄存器 1、由触发器构成的移位寄存器 时序图 四位串行输入、串/并行输出左移寄存器 四位串行输入、串/并行输出双向移位寄存器 2、集成化的移位寄存器 功能表 74??194应用举例 环扭形计数器 三、 计数器 D触发器实现4位二进制计数器 利用状态表，卡诺图化简求表达式 电路图 计数器波形图 同步二进制集成化计数器74??161 用负边沿D触发器构成的同步二进制集成化计数器74??163 74??161波形图 集成芯片管脚图 2、同步十进制计数器 同步十进制集成化计数器74??160 用负边沿D触发器构成的同步十进制集成化计数器74??162 3、可逆同步计数器 4、集成化的异步计数器 74??290 二—五分频十进制异步计数器 74??290功能表 方法二：用并行输入端反馈置“0” 74??290功能特点 74??290的应用 【例1】 【例1】 【例2】 带有锁存器的电路 方法二：分别置数 【例3】 2)双时钟可逆计数器 功能及逻辑符号 74??290 二—五分频十进制异步计数器 74??92 二—六分频十二进制异步计数器 74??93 二—八分频十六进制异步计数器 R9(1) R9(2) R0(1) R0(2) CK1 CK2 异步清零，不需要时钟。 没有保持功能，不 能同步扩展。 4 1 2 3 5 6 7 8 9 10 11 12 13 14 GND Vcc 74??290 9(1) NC 9(2) NC 0(1) 0(2) 2 1 Q D Q A Q B Q C CK CK R R R R 四、用集成计数器实现任意进制计数器 【例】 分别用同步二进制计数器(74??161)、同步二进制计数器(74??163)构成七进制计数器。 “1” . . QAQBQCQD T P L RD 74??161 . . . 异步清零有毛刺(尖峰信号)即：存在0111过渡状态。 “1” . . 同步清零无尖峰信号 方法一：用复位端反馈置“0” 1.所求进制小于芯片本身的进制 QAQBQCQD T P L 74??163 . . RD “1” . QAQBQCQD T P L RD A B C D CK . . . 方法三：用进位输出RC端置最小数 “1” . QAQBQCQD T P L RD A B C D CK RC “1” . . 用74??160、74??162设计七进制计数器方法与上面方法相同。 . . 1 异步清零，不需要时钟。 没有保持功能，不能同步扩展。 74??290的应用 1、当输出QA与输入CK2相连， 计数脉冲从CK1输 入时， 电路作8421计数。 CK1 CK2 QA QB QC QD 74??290 R0(1) R9(1) CP . QDQCQBQA CP 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 9 1 0 0 1 10 0 0 0 0 8421码 . 2、当输出QD与输入CK1相连， 计数脉冲从CK2输 入时， 电路作5421计数。 CK1 CK2 QA QB QC QD 74??290 R0(1) R9(1) CP . . QAQDQCQB CP 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 5421码 3 0 0 1 1 4 0 1 0 0 5 1 0 0 0 6 1 0 0 1 7 1 0 1 0 8 1 0 1 1 9 1 1 0 0 10 0 0 0 0 用74??290构成六进制计数器。 CK1 CK2 QA QB QC