试验六触发器.doc

第 PAGE 6页共 NUMPAGES 6页 内蒙古机电职业技术学院 教 案 首 页 课程：电子技术基础实验 授课顺序：11学时：2 班级：五年自动化0501 日期：08/0 / 第 1~ 2 节 五年自动化0502 日期：08/0 / 第 5~ 6 节 五年自动化0503 日期：08/0 / 第 3~ 4 节 课题 实验十一 触发器 目的 要求 1、掌握基本RS触发器、D触发器和T触发器的逻辑功能。 2、熟悉各类触发器之间逻辑功能的相互转换方法。 重点 难点 电路的连接和测试及数据的分析 教学 过程 讲授、分组演示、分组实验 教学 手段 讲授、演示 课后 分析 本次实验比较简单，课上同学们通过实验进一步了解了RS触发器、D触发器和T触发器的逻辑功能，、熟悉各类触发器之间逻辑功能的相互转换方法，从而更深一层了解了各类触发器的原理。 实验十一 触发器 一、实验目的 1、掌握基本RS触发器、JK触发器、D触发器和T触发器的逻辑功能。 2、熟悉各类触发器之间逻辑功能的相互转换方法。 二、实验原理 触发器是具有记忆功能的二进制信息存贮器件，是时序逻辑电路的基本单元之一。触发器按逻辑功能可分RS、JK、D、T触发器：按电路触发方式可分为主从型触发器和边沿型触发器两大类。 图6—1所示电路由两个“与非’’门交叉耦合而成的基本RS触发器，它是无时钟控制低电平直接触发的触发器，有直接置位、复位的功能，是组成各种功能触发器的最基本单元。基本RS触发器也可以用两个“或非”门组成，它是高电平直接触发的触发器 图6-1 图6-2 Jk触发器是一种逻辑功能完善，通用性强的集成触发器，在结构上可分为主从型JK触发器和边沿触发的边沿型JK触发器，在产品中应用较多的是下降边沿触发的边沿型JK触发器。JK触发器是逻辑符号如图6—2所示。它有三种不同功能的输入端，第一种是直接置位、复位输入端，用R和S表示。在S=O，R=1或R=0，S=l时，触发器将不受其它输入端状态影响，使触发器强迫置“1”(或置“0”)，当不强迫置“1” (或置“0 第二种是时钟脉冲输入端，用来控制触发器触发翻转(或称作为状态更新)，用CP表示(在国家标准符号中称作控制输入端，用C表示)，逻辑符号中CP端处若有小园圈，则表示触发器在时钟脉冲下降沿(或负边沿)发生翻转，若无小园圈，则表示触发器在时钟脉冲上升沿(或正边沿)发生翻转，第三种是数据输入端，它是触发器状态更新的依据，用J、K表示。JK触发器的状态方程为 本实验采用74LSl12型双JK触发器，是下降边沿触发的边沿触发器，引脚排列如图6—3所示。表6一l为其功能表 表6-1 输入 输出 SD RD CP J K QN+1 QN+1 0 1 X X X 1 0 1 0 X X X 0 1 0 0 X X X Φ Φ 1 1 0 0 QN QN 1 1 1 0 1 0 1 1 0 1 0 1 1 1 1 1 QN QN 1 1 X X QN QN 表6-2 输入 输出 SD RD CP D QN+1 QN+1 0 1 X X 1 0 1 0 X X 0 1 0 0 X X Φ Φ 1 1 1 1 0 1 1 0 0 1 1 1 X QN QN 注：X——任意态 ——高到低电平跳变 QN QN——现态 QN+1 QN+1——次态 Φ——不定态 D触发器是另一种使用广泛的触发器，它的基本结构多为维阻型。D触发器的逻辑符号如图6—4所示。D触发器是在CP脉冲上升沿触发翻转，触发器的状态取决于CP脉冲到来之前D端的状态，状态方程为Qn+1=D 本实验采用7LS74型双D触发器，是上升边沿触发的边沿触发器，引脚排列如图6—5所示。表6—2为其功能表。 图6—5 不同类型的触发器对时钟信号和数据信号的要求各不相同，一般说来，边沿触发器要求数据信号超前于触发边沿一段时间出现(称之为建立时间)，并且要求在边沿到来后继续维持一段时间(称之为保持时间)。对于触发边沿陡度也有一定要求(通常要求100ns)。主从触发器上对上述时间参数要求不高，但要求在CP=1期间，外加的数据信号不容许发生变化，否则将导致触发器错误输出。 三、实验仪器与器件 l、示波器 2、双JK触发器74LSl12 X l 双D触发器74LS74×l 2输入四与非门74LS00×1 四、实验内容 l、测试基本RS触发器的逻辑功能 按图6-l用与非门74LS00构成基本RS触发器 输入端接逻辑开关，输