射击自动报靶器.docVIP

  • 24
  • 0
  • 约3.88千字
  • 约 13页
  • 2019-07-01 发布于广东
  • 举报
课程设计说明书 课程名称: 数字电子技术课程设计 题 目: 射击自动报靶器 学生姓名: 专 业: 班 级: 学 号: 指导教师: 日 期: 2016 年 4 月 8 日 PAGE PAGE 1 射击自动报靶器 设计任务与要求 射击自动报靶器(中) (1)用11个开关信号模拟环数取样信号,分别表示(0、1、2、3、4、5、6、7、8、9、10)环,其中0表示没射中,每次射击完毕后立刻显示环数。 (2)每个人可以射击5次,5次后射击次数自动清零,表示此人不能再射击。 (3)自动统计累计环数并显示。 (4)自动统计中靶次数并显示。 二、方案设计与论证 射击自动报靶器包括编码器,译码器,加法器,计数器,寄存器,门电路等一些基本元件组成。 电路的原理框图如下图1所示: 图1,射击自动报靶器原理图 方案一、 选用十一个开关,分别代表打靶成绩:0、1、2、3、4、5、6、7、8、9、10环,其中10环用A显示。 选用74LS148优先编码器,将两个编码器、非门和与非门连接成16—4线优先编码器,对十一个摸拟信号进行编码。 计数器电路为射击次数计数选74LS161计数器,射击次数部分用反馈置零法接成5进制计数器,并用十一个开关模拟信号用组合逻辑电路连接成CP脉冲,当第五次射击完成立即清零。 用2个74LS283全加器连接成加法器电路。实现对五射击靶数的累加。 用两片74S175四位寄存器,对加法电路的每次输出结果进行寄存。 选用七段显示译码器对单次靶数、射击次数、中靶总数成绩进行显示。 单元电路设计与参数计算 开关模拟环数取样信号电路单元设计 图2 开关 该单元利用开关来模拟数字电路中的高电平与低电平,高电平用二进制数1表示,低电平用二进制数0表示。因此用十一个开关来摸拟高低电平,并送入芯片74LS148优先编码器进行编码。从而达到了模拟打靶环数的目的。 优先编码器单元电路设计 图3、优先编码器单元电路 该单元电路用到两片74LS148优先编码器,将第1片的EO接第2片的EI 端,则只有当第1片没有编码输入信号时,第2片才能工作,这样就把两片74LS148进行了优先权排队,第1片的优先权高于第2片。由于每片74LS148本身已经对它的8个输入端按优先权高、低进行了排队,所以就形成了16—4优先编码器。输出最高位则由第1片的GS产生。 计数器和CP脉冲单元电路设计 图4、计数器和CP脉冲单元电路 射击次数计数部分的 CP脉冲是由十一个开关模拟信号通过组合逻辑电路连接而成的,这个CP脉冲同时也是一个74LS161寄存器的CP脉冲。将计数器用反馈置零法接成5进制计数器,其它没有引脚接相应的高低电平。这样射击次数的功能就实现了。 加法和寄存单元电路设计 图5、加法和寄存单元电路 加法器电路是由2个74LS283全加器组成的一个四位串行进位加法器电路,其输入为编码器输出的四位二进制数和由寄存器寄存的上一次的射击环数,没用到的引脚则接相应的高低电平。这样就实现了对射击环数的累加。 寄存器部分则用两个74S175对加法器的每次结果进行寄存,在CP脉冲的每个上升沿寄存器的内容更新一次。 此组合逻辑电路是为了实现二进制数到八位8421BCD码的转换而设计的。比从而可以实现用两个七段显示译码器来显示总成绩。 总电路工作原理及元器件清单 总原理图; 图6、总原理图 电路完整工作过程描述 打开仿真,电路开始工作后,由开关控制输出模拟的环数取样信号,每次打开一个开关,输出一组二进制代码和一个由处理产生的CP脉冲。这组代码经过16-4线优先编码器进行编码并输出,然后在七段显示译码器上显示出这次射击的环数,这就是单次射击的环数。由开关模拟的环数取样信号处理而形成的CP信号则直接对统计射击次数的计数器起作用,同样也是每个下降沿来计数加一。这个CP信号还通过一个非门与两个74S175寄存器的CLK相连,从而控制寄存器内容的更新,每一个上升沿更新一次。 优先编码器产生的四位二进制代码将输入到六位串行进位加法器中,与寄存器所寄存的数相加,相加后的结果就寄存在寄存器中寄存器寄存的六位二进制数则输入8421BCD码转换组合逻辑电路中,经过转换后输出的8位8421BCD码能过两个七段显示译码器显示

文档评论(0)

1亿VIP精品文档

相关文档