第5章触发器讲稿.pptVIP

(4-*) =0 =1 Q=1时 1 0 0 0 F主被封 保持原态 Q* =1 R2 S2 C F从 R1 S1 C F主 CP K J J=1，K=0时： 1 (4-*) =1 =0 Q*=0 同样原理： J=0，K=1时： R2 S2 C F从 R1 S1 C F主 CP K J 1 (4-*) * Q 功能表 JK触发器的特性方程： Q*=JQ+KQ 0 1 JK 0X X0 1X X1 状态转换图 JK Qn 0 1 1 0 0 1 1 0 0 00 01 11 10 1 1K 1J Q Q C1 SD RD ＆ ＆ J1 J2 K1 K2 (4-*) 时序图 J?Q CP K J Q 保持 来一个时钟有效沿触发器翻转一次 1 0 1 1 (4-*) 例5.4.2：画出主从 JK 触发器输出端波形图。 J K Q n+1 0 0 Qn 1 1 Qn 0 1 0 1 0 1 CP J K Q 注意：这里JK在CP=1期间没有变化。 二、脉冲触发方式的动作特点 (4-*) Q1 Q1’ 第一个CP高电平期间输入始终为J=1，K=0。 第二个CP高电平期间K端状态发生过变化。它将使主触发器置0，虽然时钟下降沿来时J=K=0按功能表触发器状态不变，但实际要变为0。 第三个CP高电平期间J端状态发生过变化，且变化前触发器状态为0，故这一变化将使主触发器置1。 虽然CP下降沿来时，J=0，K=1，按功能表应为Q*=0，实际应变为1。 0 1 例5.4.3在主从JK触发器电路中,已知CP、J、K的电压波形如图所示，试画出与之对应的输出电压波形。设触发器初态为0。 (4-*) 这就是主从JK触发器的所谓“一次变化问题”。 脉冲触发方式的动作特点： （1）触发器的翻转分两步动作。第一步，在CP=1期间主触发器接收输入端（S、R或J、K）的信号，被置成相应的状态，而从触发器不动；第二步，CP下降沿到来时从触发器按照主触发器的状态翻转，所以触发器的状态改变在CP的下降沿。 （2）由于主触发器本身是一个同步RS触发器，所以主从RS触发器的主触发器仍存在多次翻转问题，且有约束条件，主从JK触发器存在一次变化问题。 归结起来就是：在使用主从触发器时必须注意，输入信号（S、R或J、K）在CP=1期间不允许变化，在这一前提下，触发器状态在CP下降沿时刻翻转。如迂输入存在扰动，即在CP=1期间有变化时，必须留心。 (4-*) 脉冲触发的触发器掌握要点 1. 熟练掌握JK触发器逻辑符号的全部含义。 2. 熟练掌握并正确运用JK触发器的功能表，特性方程，状态转换图。 Q Q K J C1 SD RD 3.搞清动作特点。 (4-*) 5.5 边沿触发的触发器 为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CLK信号的下降沿（或上升沿）到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。为实现这一设想，人们相继研制了各种边沿触发（edge-triggered）的触发器电路。 目前已用于数字集成电路产品中的边沿触发器电路主要有： 用两个电平触发的D触发器构成的边沿触发器，维持阻塞D触发器，利用门电路传输延迟时间的边沿触发器等。 1、用两个电平触发的D触发器构成的边沿触发器 (4-*) CLK C’ C Q’ C’ C’ C’ Q1’ Q1 当C=0、C’=1时，TG1导通，TG2截止，D端的输入信号送入第一个触发器中，使Q1=D。但此时第一个触发器尚未形成反馈连接，不能自行保持，Q1跟随D端的状态变化。同时，由于TG3截止、 TG4导通，从触发器维持原状态，而且主从之间被TG3所切断。 (4-*) 当CP的上升沿到来后，TG1截止， TG2导通。由于G1的输入电容存储效应， G1输入端的电压不会立刻消失，又G1 、G2和TG2构成一闭合回路，Q1在TG1切断前的状态被保存下来。同时，由于TG3导通、 TG4截止，主触发器的状态通过TG3和G3送到了输出端，Q=Q1=D。 可见，这种触发器的动作特点是：输出端状态的转换发生在CP的上升沿到达时的输入状态。 CP D Q Q* × ↑ ↑ ↑ ↑ × 0 0 1 1 × 0 1 0 1 Q 0 0 1 1 1D ＞ C1 Q Q CP D (4-*) e f c d a b D CP 设原态Q=0，并设D=1。 1 CP=0期间： (1) c 、d被锁，c、d的输出均为1。 0 0