实验一 组合电路的设计 ——三人表决电路和多路选择器实验报告.docVIP

湘 潭 大 学 实 验 报 告 课程名称 实用数字电子技术基础 实验名称___三人表决电路和多路选择器 页数 专业 计算机科学与技术 班级__1班_ 同组者姓名 组别 学号 2015551118 姓名 扶智宏 实验日期____4月23日 一、实验目的 1，验证三人表决电路的功能 2，熟悉Quartus II的VerilogHDL文本设计流程，掌握组合电路的设计仿真和硬件测试方法 3，设计一个二选一多路选择器 二、实验要求 程序设计正确，软件编译成功，仿真分析合理，硬件测试成功 三、实验原理 三人表决电路中，当表决某提案时，多数人同意，则提案通过，同时有一个人具有否决权，若全票否决，也给出显示。设输入为A,B,C,且A具有否决权，同意用1表示，不同意用0表示，输出X为1时表示提案通过，Y为1时表示提案全票否决，真值表如下： A B C X Y 0 0 0 0 1 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 0 多路选择器实验中，2选1多路选择器能在选择信号的控制下，从2路输入信号中选择其中的一路数据，送到输出口，真值表如下： S Y 0 A 1 B 四、实验内容 三人表决电路实验中： 利用Quartus II完成三人表决电路的文本编辑输入和仿真测试等步骤，给出仿真波形 在实验系统上进行硬件测试，验证此设计的功能，对于引脚锁定以及硬件下载测试，ABC[2..0]分别接至键3，键2，键1；CLK接至时钟CLOCK0（256HZ），输出信号X接D1，输出信号Y接蜂鸣器，最后进行编译，下载和硬件测试实验（通过按下键3，键2，键1控制D1的量灭） 多路选择器实验： 利用Quartus II完成2选1多路选择器的文本编辑输入和仿真测试等步骤，给出仿真波形 在实验系统上进行硬件测试，验证此设计的功能，对引脚锁定以及编程下载，a，b分别不同频率的时钟，输出接蜂鸣器，最后进行编译下载和测试实验 五、实验环境与设备 GW48-CP++ 六、实验代码设计（含符号说明） 三人表决电路实验 module JG3(ABC,X,Y); //器件名称为JG3 input [2:0]ABC; //输入端ABC output X,Y; // 输出端X，Y reg X,Y; always @(ABC) case(ABC) //判断输入的情况 3B000:begin X=1B0;Y=1B1;end 3B001:begin X=1B0;Y=1B0;end 3B010:begin X=1B0;Y=1B0;end 3B011:begin X=1B0;Y=1B0;end 3B100:begin X=1B0;Y=1B0;end 3B101:begin X=1B1;Y=1B0;end 3B110:begin X=1B1;Y=1B0;end 3B111:begin X=1B1;Y=1B0;end default :begin X=1B1;Y=1B0;end endcase endmodule 多路选择器 module MUX21(A,B,S,Y); //器件名称为MUX21 input A,B,S; //输入为A,B,S output Y; //输出为Y assign Y=(A(~S))|(B(S)); //根据真值表，Y的逻辑表达式为Y=A??S + B S endmodule 七、实验检验与测试 三人表决电路实验 实验的原理图如下： 引脚锁定如下： ABC[0]接键1，引脚号为pin233，ABC[1]接键2，引脚号为pin234，ABC[2]接键3，引脚号为pin235，CLK接clock0，引脚号为pin28，表决结果X接发光管D1，引脚号为pin1，Y接扬声器，引脚号pin174 设置整个仿真域的时间为1?s,ABC的周期为100ns，CLK的周期为25ns，仿真波形如下 由仿真波形图看出， 如果A为0，X一定为0，同时ABC多数为1时，X为1，并且当ABC三个都为0时，Y为1，符合三人表决电路要求 多路选择器 实验的原理图如下： 设置整个仿真域的时间为60?s,S的周期为8?s，A的周期为2?s，B的周期为1?s,仿真波形如下 由仿真波形图看出:当S=0时，输出Y选择A的波形，当S=1时，输出Y选择B的波形，符合二选一多路选择器的要求 引脚锁定如下： A 接clock0，pin28