第二章微处理器与总线.pptVIP

1、8088CPU地址/数据线: 2-3 8086/8088CPU引脚及功能 AD7～AD0：地址/数据信号分时复用。传送地址信号时为输出，传送数据信号时为双向。 A19 ～ A8 ：输出高位地址信号 2、 ALE 地址锁存允许，三态输出，高电平有效 T1 状态有效，将地址信息锁存到地址锁存器 3、 DEN 数据允许信号 ，三态输出，低电平有效 T2 ~ T4 状态有效，用作数据收发器选通信号 4、 DT/R 数据发送/接收控制信号，三态 输出 确定总线收发器的传送方向， DT/R =1，CPU发送数据； DT/R =0，CPU接收数据 2-3 8086/8088CPU引脚及功能 锁存器 STB 缓冲器 T OE AD7 ~ AD0 A7 ~ A0 D7 ~ D0 ALE DT/R DEN 8088 CPU RD WR IO / M 2-3 8086/8088CPU引脚及功能 5、读选通信号 6、写选通信号 7、存储器/IO端口控制 RD WR CS 接口 RD WR CS 内存 CS为片选信号，低电平有效 2-3 8086/8088CPU引脚及功能 [例]： 当WR=1，RD=0， M / IO =1时， 表示CPU当前正在进行读存储器操作 MOV AL , [2000H] 8、 INTR 可屏蔽中断请求，输入 10、NMI 不可屏蔽中断请求，输入 9 、INTA 中断响应信号，输出 中断服务子程序 主程序 中断信号 8088 CPU +5V GND INTR NMI HOLD HLDA INTA 2-3 8086/8088CPU引脚及功能 INTR –可屏蔽中断 NMI—不可屏蔽中断 中断允许触发器 ： IFF=1，允许 INTR 中断 IFF=0 ，禁止 INTR 中断 2-3 8086/8088CPU引脚及功能 IFF CPU INTR NMI NMI不受IFF影响 11、HOLD 总线请求，高电平有效，输入 12、HLDA 总线响应，高电平有效，输出 内存 I/O CPU HLDA 响应 AB DB CB DMA HOLD申请 2-3 8086/8088CPU引脚及功能 一、最小模式和最大模式的区别 最小模式 最大模式 MN/MX接+5V MN/MX接地 构成单处理机系统 构成多处理机系统 系统控制信号由CPU产生 系统控制信号由总线 控制器产生 2-4 系统配置 二、最小模式下的系统配置 2-4 系统配置 8282*3片 8286*1片 地址总线 A19 ~ A0 数据总线 D7 ~ D0 锁存器 STB 8284A A19~8 AD7~0 ALE DT/R DEN 8088 CPU CLK 时钟信号发生器 （或74LS373） （或74LS245） 外部RESET 内部RESET T 缓冲器 OE 三、最大模式下的系统配置 在最小模式下增加8288总线控制器和8289总线裁决器， A19~8 AD7~0 8088 CPU S2~ S0 8284A 3片 1片 8282 8286 地址总线 数据总线 控制信号 存储器 和 接口芯片 8288 8289 多主控者系统总线 2-4 系统配置 四、常见总线接口芯片 1、锁存器 OE DI0 DO0 DI1 DO1 DI2 DO2 DI3 DO3 DI4 DO4 DI5 DO5 DI6 DO6 DI7 DO7 STB 8282 锁存器由多个D触发器构成的暂存器，在控制信号的作用下将数据传送出去 OE STB DI DO 0 1 0、1 0、