半导体膜厚缺陷测试技术.ppt

A A 台阶覆盖 硅片制造中形成表面形貌，因此取得好的台阶覆盖能力是材料的必要特征（见图）。良好的台阶覆盖要求有厚度均匀的材料覆盖于台阶的全部区域，包括侧墙和拐角。 一种高分辨率带触针的非破坏性形貌仪常用来测量台阶覆盖和硅片表面的其他特征。这种自动化表面测量仪器使用一根触针加以低至0.05mg的力接触硅片表面，轻轻地绘出硅膜形貌图而不损伤硅片表面（见图）。触针通常有半径0.1um的金刚石尖，永久了的针尖半径可达到12.5um。当前，形貌仪可以以7.5?的步长高度重复测量硅片上0.1um的细小特征。 套准精度 套准精度是用在光刻工艺之后，测量光刻机和光刻胶图形与硅片前面刻蚀图形的套刻的能力。随着特征尺寸的缩小，套刻标记的容差减小，掩膜板上的图形标记与硅片上的对准成为挑战。化学机械平坦化（CMP）的使用在硅片上产生了对比度很小的图像，这些图像难以分辩。这种情况使得硅片与掩膜板的对准更加复杂（见图）。 电容－电压（C－V）测试 MOS器件的可靠性高度依赖于栅结构中高质量的氧化薄层。栅氧化区域的沾污可能导致正常的阈值电压的漂移，导致器件失效。可动离子沾污（MIC）和其他不希望的电荷状况可以在氧化工艺步骤后用电容－电压测试进行检测。通常做C－V特性以检测氧化步骤之后的离子污染。另外，C－V特性测试提供了栅氧化层完整性的形（GOI），包括介质厚度、介电常数（k）、电极之间硅的电阻率（表征多数载流子的浓度）以及平带电压。 理解栅氧特性的理想模型是平行板电热器。在C－V测试时，氧化层和硅衬底等效为串联电容（见图）。 C－V测试 在C－V沾污测试中，使用专用的硅片模拟栅区的两个串联电容。栅氧化层上方金属区域与氧化层下方轻掺杂的硅之间施加以可变电压（见左图）。在测试中画出电容电压的关系曲线（见右图）。 接触角度 接触角度仪用于测量液体与硅片表面的黏附性，并计算表面能或黏附性力。这种测量表征了硅片表面的参数，比如疏水性、清洁度、光洁度和黏附性（见图所示）。在液滴与支撑表面之间形成的接触（正切）角度与固/液或液/液界面的相互作用力相关，并能用于硅片测试规范或用做硅片质量特性。直接角度测量法和间接尺寸测量法都可用于获得高度精确和可重复的接触角度的测量。 分析设备 这些分析仪器提供高度精确的硅片测量，它们通常位于线外的实验室，以解决生产问题。图显示了这些设备中一些首次使用的时间，以及每一种时如何重要或是如何计划用于工艺开发或制造的。这些分析设备综述如下： 二次离子质谱仪（SIMS） 飞行时间二次离子质谱仪（TOF－SIMS） 原子力显微镜（AFM） 俄歇电子能谱仪（AES） X射线光电能谱仪（XPS） 透射电子显微镜（TEM） 能量和波长弥散谱仪（EDX和WDX） 聚焦离子束（FIB） TOF-SIMS：飞行时间二次离子质谱仪 AFM：原子力显微镜 XPS：X射线光电能谱仪 TEM：透射电子显微镜 EDX：能量弥散谱仪 FIB：聚焦离子束 从一般概念上看，这样的良品率是乎太低了。但是要知道，在极其苛刻的洁净空间中，在1/2平方英寸的芯片范围内，制作出数百万个微米数量级的元器件平面构造和立体层次，就会觉得能够生产出任何这样的芯片是半导体工业了不起的成就了。 另外一个抑制良品率的重要方面是大多数缺陷的不可修复性。不象有缺陷的汽车零部件可以更换，这样的机会对半导体制造来说通常是不存在的。缺陷芯片或晶园一般是不可修复的。在某些情况下没有满足性能要求的芯片可以被降级处理做低端应用。 良品率测量点 Thanks for listening 现代半导体器件物理与工艺 桂林电子科技大学 测量学和缺陷检查 * 现代半导体器件物理与工艺 桂林电子科技大学 测量学和缺陷检查 * 现代半导体器件物理与工艺 桂林电子科技大学 测量学和缺陷检查 * 测量学和缺陷检测 现代半导体器件物理与工艺 Physics and Technology of Modern Semiconductor Devices 2004,7,30 测量学和缺陷检测 从硅片制造的最初阶段就开始进行检查。半导体生产的熟练工人在简单观察硅片表面的氧化物薄膜后就能预测相应的薄膜厚度。无论氧化薄膜出现何种色泽，都可以与比色表对比，比色表时由每种色泽相结合的不同膜厚的一片片硅片组成的。 硅片工艺流程的检查技术经历了重大的改变。特征尺寸不断缩小，现在缩小到0.25um以下。同时，在硅片上的芯片密度不断增加。每一步都决定着成功还是失败的关键问题：沾污、结深、薄膜的质量等。另外，新材料和工艺的引入都会带来芯片失效的新问题。测量对于描绘硅片的特性与检查其成品率非常关键。 为了维持良好的工艺生产能力并提高器件的特性，硅片制造厂已提高了对工艺参数的控制，并减少了在制造中缺陷的来