简易公用电话计时器.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
PAGE PAGE 1 电子课程设计 ——简易公用电话计时器 学院:电子信息工程学院 专业:电气081502 姓名:渠爱霞 学号:200815010218 指导教师:闫晓梅 2010年12月 一、设计任务与要求…………………………………………2 ………………………………………………………………… 二.总体框图…………………………………………………2 ………………………………………………………………… 三、选择器件…………………………………………………3 ………………………………………………………………… 四、功能模块…………………………………………………14 ………………………………………………………………… 五、总体设计电路图…………………………………………19 ………………………………………………………………… 六、设计心得与体会…………………………………………20 ………………………………………………………………… 简易公用电话计时器 一、设计任务与要求 简易电话计时器是采用数字电路实现“分”和“秒”数字显示的计时装置。本次设计主要有石英晶体震荡电路,分频器,计数器,译码显示器和报警电路。 要求利用中、小规模集成电路设计、接线和调试一台简易电话计时器电路,具体要求如下: 1、每一秒钟计时一次。 2、具有手动复位功能。 3、每一分钟报警一次。 4、要求用石英晶体产生脉冲信号,然后分频得到1HZ的时钟信号。 二、总体框图 石英晶体震荡电路 石英晶体震荡电路 分频器 秒计时器 分计时器 报警电路 译码显示器 图1 总体框图 1.石英晶体震荡电路:用石英晶体产生整个设计的脉冲信号。 2.分频器:分频得到计时器需要的1HZ时钟信号。 3.秒计时器:由两片74LS160构成的60进制计数器。 4.分计时器:由两片74LS160构成的100进制计数器。 5.报警电路:每一分钟报警一次。由发光二极管的点亮条件设计电路。 三、选择器件 1、74LS160(本实验需要4片) 74LS160为十进制同步加法计数器,它具有数据输入端A,B,C,D,同步置数端LOAD,异步清零端CLR和计数控制端ENT和ENP,为方便级联,设置了进位输出端RCO. (a)逻辑符号 (b)逻辑框图 图2 逻辑符号与逻辑框图 逻辑功能表如下: 表1 74LS160功能表 CP EP ET 工作状态 × 0 × × × 置零 1 0 × × 预置数 × 1 1 0 1 保持 × 1 1 × 0 保持(但C=0) 1 1 1 1 计数 其内部原理图如下图所示: 图3 内部原理图 逻辑功能描述如下: 由逻辑图与功能表知,在CT74LS160中LD为预置数控制端,D0-D3为数据输入端,C为进位输出端,RD为异步置零端,Q0-Q3位数据输出端,EP和ET为工作状态控制端。 当RC=0时所有触发器将同时被置零,而且置零操作不受其他输入端状态的影响。当RC=1、LD=0时,电路工作在预置数状态。这时门G16-G19的输出始终是1,所以FF0-FF1输入端J、K的状态由D0-D3的状态决定。当RC=LD=1而EP=0、ET=1时,由于这时门G16-G19的输出均为0,亦即FF0-FF3均处在J=K=0的状态,所以CP信号到达时它们保持原来的状态不变。同时C的状态也得到保持。如果ET=0、则EP不论为何状态,计数器的状态也保持不变,但这时进位输出C等于0。当RC=LD=EP=ET=1时,电路工作在计数状态。从电路的0000状态开始连续输入16个计数脉冲时,电路将从1111的状态返回0000的状态,C端从高电平跳变至低电平。利用C端输出的高电平或下降沿作为进位输出信号。 2、74LS00(本实验需要3片) 74LS00是四组二输入端的与非门 图(a)逻辑框图 图(b)逻辑符号 图4 逻辑框图与逻辑符号 逻辑功能表如下图 表2 74LS00功能表 与非门图形符号 图5 图形符号 逻辑函数式Y= 逻辑功能描述如下: 其中A、B为输入端,Y为输出端。 当输入端A=0,B=0时,输出端Y为高电平,即Y=1; 当输入端A=0,B=1时,输出端Y为高电平,即Y=1; 当输入端A=1,B=0时,输出端Y为高电平,即Y=1;

文档评论(0)

153****9595 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档