第5章 组合逻辑电路设计.pptVIP

(8) 连接：将各输入与输出脚分别连接到相应位置，如图5-38所示。 (9) 选择实际编程器件型号：选取窗口菜单 Assign→Device，出现对话框，选择ACEX1K系列的EP1K30TC144-1。 (10) 保存并查错：选取窗口菜单 File→Project→SaveCheck，即可针对电路文件进行检查。 (11) 修改错误：针对Massage-Compiler窗口所提供的信息修改电路文件，直到没有错误为止。 5.7 全加器的设计 1．实验原理 全加器可对两个多位二进制数进行加法运算，同时产生进位。当两个二进制数相加时，较高位相加时必须加入较低位的进位项(Ci)，以得到输出位和(S)和进位(Co)。其真值表如表5-13所示。 表5-13 全加器真值表 A B Ci S Co 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 全加器应具备的脚位： 输入端：A、B、Ci； 输出端：S、Co。 2．原理图输入 (1) 建立新文件：选取窗口菜单File→New，出现对话框，选Graphic Editor file选项，单击OK按钮，进入图形编辑画面。 (2) 保存：选取窗口菜单File→Save, 出现对话框，键入文件名full_add.gdf, 单击OK按钮。 (3) 指定项目名称，要求与文件名相同：选取窗口菜单File→Project→Name, 键入文件名full_add，单击OK按钮。 (4) 确定对象的输入位置：在图形窗口内单击鼠标左键。 (5) 引入逻辑门：选取窗口菜单Symbol→Enter Symbol，在\Maxplus2\max2lib\prim处双击，在Symbol File菜单中选取所需的逻辑门，单击OK按钮。 (6) 引入输入和输出脚：按步骤(5)选出输入脚和输出脚。 (7) 更改输入和输出脚的脚位名称：在PIN_NAME处双击鼠标左键，进行更名，输入脚为B、A、Ci，输出脚为Co。 (8) 连接：将脚B、A、Ci连接到输入端，S、Co脚连接到输出端，如图5-33所示。 (9) 选择实际编码器件型号：选取窗口菜单Assign→Device, 出现对话框，选择ACEX1K系列的EP1K30TC144-1。 (10) 保存并查错：选取窗口菜单File→Project→SaveCheck，即可针对电路文件进行检查。 (11) 修改错误：针对Massage-Compiler窗口所提供的信息修改电路文件，直到没有错误为止。 图5-33 全加器的原理图 (12) 保存并编译：选取窗口菜单File→Project→Save Compile，即可进行编译，产生full_add.sof烧写文件。 (13) 创建电路符号：选取窗口菜单File→Create Default Symbol，可以产生full_add.sym文件，代表现在所设计的电路符号。选取File→Edit Symbol，进入Symbol Edit画面，全加器的电路符号如图5-34所示。 (14) 创建电路包含文件：选取窗口菜单File→Create Default Include File，产生用来代表现在所设计电路的full_add.inc文件，供其他VHDL编译时使用，如图5-35所示。 (15) 时间分析：选取窗口菜单Utilities→Analyze Timing，再选取窗口菜单Analysis→Delay Matrix，可以产生如图5-36所示的时间分析结果。 图5-34 全加器的电路符号 图5-35 全加器的电路包含文件 图5-36 全加器的时间分析结果 3．文本输入 (1) 建立新文件：选取窗口菜单File→New，出现对话框，选Text Editor file选项，单击OK按钮，进入文本编辑画面