第5章_半导体存储器-1.pptVIP

* * 第5章 半导体存储器 重点掌握和理解的知识： （1）重点掌握存储器的结构原理 （2）重点掌握存储器译码及芯片地址空间的计算方法 （3）理解并掌握典型存储芯片的外部特征及应用特点 （4）理解并掌握不同类型存储芯片的工作原理及内部结构特点 （5）理解并掌握存储芯片的扩充方式以及与CPU的信号连接方法 半导体存储器概述 存储器以字节(8位)为基本存储单位 存储器有确定的存储容量 每个存储单元有唯一的地址 8086使用20位地址线寻址存储器 存储体系的设计问题 如何规划和组织微机系统的存储体系？ 通常采用“多级存储器体系”(而非单一的存储形式) 由两种以上的速度、价格、容量各异的存储器组成 由专门的软件、硬件进行辅助管理 采用多级存储器结构的原因 考虑和兼顾的因素为 速度 容量 成本 内存储器 随机存储器RAM 只读存储器ROM 动态RAM 静态RAM Random Access Memory 1 可读可写 2 易失性 Read Only Memory 1 只读 2 非易失性 主存储选用动态随机存储器DRAM 辅存储选用磁盘 利用虚拟内存技术解决主存储容量与成本价格的矛盾问题 硬件软件辅助管理 选用SRAM作为高速缓存Cache CPU 硬件软件辅助管理 计算机的存储体系典型例 现在的微型计算机系统一般采用多级存储器结构，即：存储系统的三个层次 特别提示：无论是否采取了虚存技术还是缓存技术，主存的容量一定仍是DRAM的容量； CPU寄存器 高速缓存SRAM 主存储DRAM 外部存储器 1MB 8KB*2 20GB 16位 “存储”的形成—“位”的存储 使用不同的电子器件，构成具有两个稳定状态的存储基本电路；存储二进制数据信息 一个存储基本电路；存储一个二进制的位 存储基本 电路 字线—选中该电路也称地址线 位线—输出或输入该位数据也称数据线 “存储”的形成—多“位”数据存储 存储矩阵，存储多个二进制的位数据 选中某一个存储电路，至少需要4条地址线 需要1条数据线 “存储”的形成—大矩阵多单元大容量 以上的图示是一个4*4的存储矩阵 可以存储16个二进制的位 称它的容量为：16*1位 如矩阵为128*128，则可实现更大规模的存储 行、列各至少需要7条地址线，共同确定一个存储电路 容量为：16K*1位 128*128 矩阵 行译码 列译码 数据线数与地址线数问题 行译码器 列译码器 数据I/O1 A2 A1 A0 仍是4*4矩阵但每次可传送2个二进制位此2个位来自1个存储单元共8个存储单元,每个存2位地址线共只需3条需要两条数据线存储容量为 8*2位 如每次可输出4个二进制位则有4个存储单元，每个存4位容量为4*4位只需要2条地址线但需要4条数据线 存储单元与地址线数有对应关系: 单元数=2地址线数地址线的任务是“寻”存储单元数据线与单元存储的位数有对应关系: 两者相等一条数据线传送1位数据线的任务是“传送”若干位的数据存储容量可表示为： 存储单元数*各单元的位数 数据I/O2 “存储”的形成--矩阵芯片存储器 一个存储芯片往往包含若干存储矩阵 最终的存储器是以“字节”为存储单位的；但存储芯片的存储单位是“位”，而不一定是字节；既使是8位，也不一定能满足存储器的容量要求 一个存储器往往由多个存储芯片扩充组成 位扩充 字扩充 存储容量计算例 某存储器芯片的地址线为16位，存储字长为8位，则其存储容量为多少？ 一般的，若某存储器芯片有M位地址总线、N位数据总线，表示存储单元的数量为2M个，每个存储单元可存储N位二进制代码信息；则存储容量表示为 2M×N(位) 该存储芯片中M为16位，N为8位，则其存储容量为： 64K×8位 (容量为64KB) 半导体存储器的结构 半导体存储器的一般包括 地址寄存器 地址译码器 存储体 读写控制放大电路 数据寄存器 时序逻辑控制电路 半导体存储器的基本结构 存储体 数据寄存器 读写驱动电路 地址寄存器 地址总线 … 控制总线信号 数据总线 控制电路 地址译码器 信息存储的主体和核心，是存储单元的集合体；存储单位是字节 接收CPU 送来的Ｎ位地址信号，并译出存储单元中的具体地址，选择并确定与具体地址相对应的存储单元 提供片选和读/写等控制逻辑信号，完成对被选中单元中各位数据的读／写操作 寄存器分别用于暂存待读出或待写入的数据和CPU送来的地址 存储器芯片的主要引脚 静态RAM的应用特点 由电路结构的特点，可以保证存储的信息只要不断电，内容不会丢失；不需要刷新 存取速度快 电路结构复杂，集成度较低 价格成本较高 一般用作高速缓冲存储器 SRAM单元存储电路 见教材P136-P13