第11章优化和时序分析.pptVIP

11.3 优化设置与时序分析 11.3.9 适配优化设置示例 图11-19 针对工程选择Locate in Assignment Editor KX康芯科技 11.3 优化设置与时序分析 11.3.9 适配优化设置示例 图11-20 选用乘积项逻辑优化 KX康芯科技 11.3 优化设置与时序分析 11.3.9 适配优化设置示例 图11-21在floorplan中可以看到使用了32个ESB KX康芯科技 11.3 优化设置与时序分析 11.3.9 适配优化设置示例 图11-22使用了乘积项的编译报告 KX康芯科技 11.3 优化设置与时序分析 11.3.10 Slow Slew Rate设置 图11-23 Slow Slew Rate选择 KX康芯科技 11.3 优化设置与时序分析 11.3.11 LogicLock优化技术 KX康芯科技 大规模系统开发中，应用逻辑锁定技术可以优化设计，合理分配硬件资料，提高系统的工作速度和可靠性。QuartusII支持逻辑锁定技术的FPGA器件系列有APEX20K、APEXII、Excalibur、Cyclone/II和Stratix/II等。 11.4 Chip Editor应用 11.4.1 Chip Editor应用实例 KX康芯科技 图9-24 最左侧是CNT4B占用的LAB