数字电子技术 教学课件 ppt 作者 初玲 第23次课时序逻辑电路的设计.docVIP

第23次课 时序逻辑电路的设计方法 本次重点内容： 1、同步时序逻辑电路的设计方法。 2、异步时序逻辑电路的设计方法。 教学过程 23.1同步时序逻辑电路的设计 一、 同步时序逻辑电路的设计方法 设计关键：根据设计要求→确定状态转换的规律→求出各触发器的驱动方程。 设计步骤： 1．根据设计要求，设定逻辑状态，确定触发器数目和类型。画出状态转换图。 2．状态化简 3．状态分配，列出状态转换编码表 4．画卡诺图，求出状态方程、输出方程、输出方程。 5．根据驱动方程和输出方程画逻辑图。 6．检查电路有无自启动能力。 二、 同步时序逻辑电路的设计举例 例23-1 试设计一个同步六进制加法计数器。 解：设计步骤 （1）根据设计要求，确定状态数，画出状态转换图，确定触发器数目和类型。 六进制计数器有效状态为6个状态，分别用S0，S1，…，S5表示。 状态转换图如图23-1所示： 图23-1同步六进制加法计数器状态转换图 根据式2n≥N2n–1，可知 N＝6，n＝3，即采用三个触发器。选用JK触发器。 （2）状态化简。 本例中6个状态都是有效状态。 （3）状态分配，列状态转换编码表。 选用三位自然二进制加法计数编码，列出状态转换编码表。如表23-1所示。 表23-1同步六进制加法计数器状态转换编码表 状态转换顺序 原态 次态 输出 Q2n Q1n Q0n Q2n+1 Q1n+1 Q0n+1 C