第四讲_提高主存读写速度的技术.pptVIP

一、主存与CPU速度的匹配 二、几种提高主存读写速度的技术 三、多体交叉存储技术 5.2.4、提高主存读写速度的技术 5.2.4、提高主存读写速度的技术 三、 多体交叉存储技术 三、多体交叉存储技术（续） 三、 多体交叉存储技术（续） * * 5.2.4、提高主存读写速度的技术 为了提高计算机系统的工作效率，需要提高主存储器的读写速度。为此可以实现能够独立地执行读写的多个主存储器体，以便提高多个存储体之间并行读写的能力。 多体结构同时适用于静态和动态的存储器。 考虑到程序运行的局部性原理，多个存储体应按低位地址交叉编址的方式加以组织，即相邻的存储字依此存储在不同的存储体中。 类似的也可按一体多字的方式设计存储器。 一、 主存与CPU速度的匹配 问题的提出 CPU需频繁和主存交换数据，主存速度将直接影响系统性能。而主存速度落后于CPU速度，使CPU速度降低至主存速度。 二、 几种提高主存读写速度的技术 1、 快速页模式动态随机存储器（FPM DRAM） 保持行地址不变而只改变列地址，可对给定行的所有数据进行更快的访问。 标准的FPM DRAM支持5-3-3-3的突发模式周期。 内存条主要采用72线的SIMM封装，其存取速度一般在60～100ns左右。 2、扩展数据输出DRAM（EDO DRAM） 采用一种特殊的主存读出控制逻辑，不必等待当前的读写周期完成即可启动下一个读写周期，节省了重选地址的时间，提高了读写速度。 可获得5-2-2-2的突发模式周期，性能与FPM DRAM相比改善了22％，而制造成本与FPM DRAM相近。 内存条目前主要采用72线的SIMM形式封装，也有少部分采用168线的DIMM封装，存取时间约为50～70ns。 二、 几种提高主存读写速度的技术（续） 3、同步动态随机存储器（SDRAM） 是一种与主存总线运行同步的DRAM,基本原理是将CPU和RAM通过一个相同的时钟锁在一起，使RAM和CPU能够共享一个时钟周期，以相同的速度同步工作。 在同步脉冲控制下工作，取消了主存等待时间，减少数据传送延迟时间，加快系统速度。 SDRAM突发模式可达到5-1-1-1，比EDO快将近20%。 SDRAM采用新的双存储体结构，内含两个交错的存储矩阵，允许两个主存页面同时打开。 SDRAM普遍采用168线的DIMM封装，目前SDRAM的工作频率已达100MHz、133MHz，能与当前的CPU同步运行。 二、 几种提高主存读写速度的技术（续） 4、双数据传输同步动态随机存储器（DDR SDRAM ） 5、Rambus DRAM 不仅能在时钟脉冲的上升沿读出数据，还能在下降沿读出数据，不需要提高时钟频率就能加倍提高SDRAM的速度。 是一种窄通道系统，一次只传输16位数据，速度较宽通道系统快的多。 引入了RISC技术，依靠其极高的工作频率，通过减少每个周期的数据量来简化操作。 Rambus结构的带宽视Rambus通路的个数而定。 采用全新设计，需要用RIMM插槽与芯片组配合。 行地址与列地址的寻址总线是各自分离的独立总线。 二、 几种提高主存读写速度的技术（续） 1、 并行访问存储器 1）、单体多字并行存储系统 单体指只有一套地址寄存器和地址译码器;多字指有多个容量相同的存储模块。 即多个并行工作的存储器共有一套地址寄存器和地址译码电路，按同一地址并行地访问各自对应的单元。 2、多体交叉访问存储器 多体单字指存储体内有多个容量相同的存储模块，且各存储体有自己独立的地址寄存器、译码电路和数据寄存器，任何时间允许对多个存储体独立访问。 交叉存取指各个模块的存储单元的地址是交叉编排，且存取时间均匀分布在一个存取周期内。CPU在一个存储周期内分时访问每个存储模块，由时序控制线路对各模块分时启动、分时控制。 以4体为例，其地址编排如下表所示 11 3，7，11，15，…，4i+3，… M3 10 2，6，10，14，…，4i+2，… M2 01 1，5，9，13，…，4i+1，… M1 00 0，4，8，12，…，4i+0，… M0 对应二进制地址的最低两位 地址编址序列 模块号 地址寄存器 主存储器存储体 W W W W 数据总线 一体 4 字结构 * *