基于AlteraCycloneVSoC的JPEG编码分析-Intel.PDFVIP

基于Altera Cyclone V SoC 的JPEG 编码分析 朱兆俊，贾少华 (多媒体业务设计开发部/云计算及IT 产品经营部，中兴通讯ZTE) H.264 等视频压缩算法在视频会议中是核心的视频处理算法，它要求在规定的短时间内， 编解码大量的视频数据，目前主要都是在 DSP 上运行。未来在添加 4k*2k 、H.265 编解码等功 能，并要求控制一定成本的情况下，面临 DSP 性能瓶颈的问题，所以希望部分算法可以下放 到FPGA 来实现，借助FPGA 并行处理的优势，来加速整个系统。 本次试验，基于Altera Cyclone V SoC 平台。可行性分析 1. JPEG 图像压缩算法与H.264 等视频压缩算法，有一定的相似性，并要简单很多，有一定的 借鉴意义，故本次短期试验使用JPEG 算法来验证该SOC 平台； 2. JPEG 压缩算法如果完全在 FPGA 上用 VerilogHDL 语言实现，有一定难度，并且开发周期 很长，而C 语言源码，已经比较成熟，移植到ARM 比较简单； 3. 经考察，Altera Cyclone V SoC 平台，拥有两颗速度高达 800Mhz 的Cortex-A