原创力文档- 1、本文档共14页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
两项核心技术 MEGA128 1K50—ALTERA公司具有5万门的CPLD DECODE_IO ENCODE_IO EN_DE_CODE BIANMA_MK JIEMA_MK CPU_DA HV_DA JBQ_5533 VHDL举例 40MHz至1MHz转换 * 高速的AVR单片机技术 大规模复杂现场可编程逻辑器件（CPLD）技术。 AVR单片机具有高速度、低功耗、超功能精简指令，工作电压范围宽等诸多优点。 CPLD则突出体现在其大规模、复杂硬件可编程技术上。大量复杂的、要求高速处理的硬件逻辑行为可通过CPLD技术得以方便的实现，而且可现场编程重构其硬件逻辑，无需重新设计硬件电路板，这极大的降低了研制投入的风险，并缩短了研制周期。 AVR单片机和CPLD技术的有机结合极大地提高了仪器的性能。 高性能低功耗8位微控制器 RISC架构，在16MHz的主频下可以达到16MIPS 超大程序和数据空间：具有128K的片上闪存程序空间，且具有在线可编程功能；4K的EEPROM；4K的片上RAM。 JTAG接口：通过JTAG接口可以对闪存、EEPROM和熔丝和锁定位进行编程 8通道10位ADC 53个可编程的I/O口线 CPLD内部结构图 * * *
文档评论（0）