半导体存储器的工作原理.ppt

4.2.1 ROM存储器 0111 0110 0101 0100 0011 0010 0001 0000 +5V 0101 0 1 0 1 * PPT课件 4.2.2 RAM的结构及工作原理 1. 芯片的结构及实例 存储器芯片 集成了存储体及其外围电路的一块硅片 （包括地址译码与驱动电路、读写放大电路及时序控制电路等） 芯片形状：双列直插—由若干引脚引出地址线、数据线、控制线 及电源与地线等。 半导体存储器芯片一般有两种结构：字片式结构和位片式结构。 * PPT课件 存储器芯片 … An－1～0 … Dm－1～0 R/W CS 电源 地线 内部存储结构：字片式、位片式 * PPT课件 字片式结构的存储器（64字×8位） * PPT课件 单译码方式（一维译码）：访存地址仅进行一个方向译码的方式。 每个存储单元电路接出一根字线和两根位线。 存储阵列的每一行组成一个存储单元，存放一个8位的二进制字。 一行中所有单元电路的字线联在一起，接到地址译码器的对应输出端。 6位访存地址经地址译码器译码选中某一输出端有效时，与该输出端相联的一行中的每个单元电路同时进行读写操作，实现一个字的同时读/写。 * PPT课件 存储体中共有64个字，每个字为8位，排成64×8的阵列。 存储芯片共需6根地址线，8根数据线，一次可读出一个字节。 存储体中所有存储单元的相同位组成一列，一列中所有单元电路的两根位线分别连在一起，并使用一个读/写放大电路。读/写放大电路与双向数据线相连。 * PPT课件 读/写控制线 R/W ：控制存储芯片的读/写操作。 片选控制线 CS： CS 为低电平时，选中芯片工作； CS 为高电平时，芯片不被选中。 操作 0 0 写 0 1 读 1 × 未选中 * PPT课件 字片式结构存储器芯片，由于采用单译码方案，有多少个存储字，就有多少个译码驱动电路，所需译码驱动电路多。 双译码方式（二维译码）：采用行列译码的方式，位于选中的行和列的交叉处的存储单元被唯一选中。 采用双译码方式的存储芯片即位片式结构存储器芯片 * PPT课件 位片式结构的存储器芯片（4K×1位） * PPT课件 4096个存储电路，排列成64×64的阵列。 问：需12位地址。 分为6位行地址和6位列地址。 给地址 行、列译码 选中对应单元 分别选中一根行地址线和一根列地址选择线 行地址线：选中一行中的64个存储电路进 行读写操作。 列地址线：选择64个多路转接开关，控制 各列是否能与读/写电路的接通。 * PPT课件 当选中存储芯片工作时，首先给定访存地址，并给出片选信号 CS 和读写信号 R/W 6行列地址，被选的行、列选择线的交叉处的存储电路被唯一地选中，读出或写入一位二进制信息。 思考： 对于4096个字采用单译码方案，需4096个译码驱动电路。 若采用双译码方案，只需128个译码驱动电路。 ？？？ * PPT课件 2. 存储器芯片举例 1） Intel 2114芯片 Intel 2114 是1K×4位的静态MOS存储器芯片。采用N—MOS工艺制作，双列直插式封装。共18个引脚。 A9～A0：10根地址线，用于寻址1024个存储单元 I/O4～I/O1：4根双向数据线 CS ：片选信号线 WE ：读/写控制线 +5V：5V电源线 GND：地线 * PPT课件 三态门 X0 X63 Y0 Y15 * PPT课件 2114芯片由存储体、地址缓冲器、地址译码器、读/写控制电路及三态输入输出缓冲器组成。 存储体中共有4096个六管存储单元电路，排列成64×64阵列。 地址译码采用二维译码结构，10位地址码分成两组A8～A3作为6位行地址，经行地址译码器驱动64根行选择线。A2～A0及A9作为4位列地址，经列地址译码器驱动16根列选择线，每根列选择线同时选中64列中的4列，控制4个转接电路。控制被选中的4列存储电路的位线与I/O电路的接通。被选的行选择线与列选择线的交叉处的4个存储电路，就是所要访问的存储字。4个存储电路对应一个字的4位。 * PPT课件 在存储体内部的阵列结构中，存储器的读/写操作由片选信号 CS 与读/写控制信号 WE 控制。 CS 为高电平时，输入与输出的三态门均关闭，不能与外部的数据总线交换信息。 CS 为低电平时，芯片被选中工作， 若 WE 为低电平，则打开4个输入三态门，数据总线上的信息被写入被选的存储单元； 若 WE 为高电平，打开4个输出三态门，从被选的存储单元中读出信息并送到数据总线上。 * PPT课件 * PPT课件 * PPT课件 2）TMS4116芯片 TMS4