第八章-双极型集成电路3.ppt

* * * * * * * * * * * * * * * * * * * * * * N＋埋层用于降低集电极串连电阻 考虑到反偏时，势垒区的展宽，各图形之间都留有较宽的距离，因而这种结构的NPN的图形面积比较大 (一)集成电路中的纵向NPN管 (1) PN结隔离的纵向NPN管 §8-4 IC中的元件结构与寄生效应 * (2)混合隔离的纵向NPN管 N＋埋层用于降低集电极串连电阻 * (二)集成电路中的二极管 SiO2 N+ N 外延层 P P+ P+ Al Al SiO2 SiO2 与NPN晶体管基区同时制作 与NPN晶体管发射区同时制作 N型隔离岛 * (三)集成电路中的电阻 利用半导体材料的体电阻 RA RB N N+ N+ N+ 电阻A 电阻B 沟道电阻 与NPN晶体管基区同时制作 二次扩散 * (四)集成电路中的电容 PN结的反偏电容，但这种电容是非线性的，更多采用的是平行板电容 平行板电容 SiO2 S下电极 M上电极 P+ P+ P衬底 N+外延层 N＋ 隔离框 上电极金属膜 N＋扩散区 SiO2层 N＋接触孔 通常这种电容占的面积较大，一个100pF的电容所占芯片面积往往超过100个晶体管占的芯片面积。 * 纵向：四层三结结构：n+ p n p 四层 横向：由版图决定 表现各元件的相对位置，形状，几 何尺寸，互连线走向 发射结 集电结 隔离结 三结 寄生效应 * 等效电路 I * 1、NPN管的寄生效应 和分立器件不同，IC中晶体管包含有纵向寄生晶体管。 实际中，由于要隔离，衬底总是接最低电位，寄生PNP管的集电结总是反偏。 发射结、即NPN管的集电结：当NPN管在饱和区或反向工作区时，它正偏。这时寄生PNP管处于正向有源区。（在逻辑IC中，NPN管经常处于饱和或反向工作区）。 * 对于深饱和的npn管，这一效应使注入npn管的电流被pnp管分流（有IEpnp分走IB流向衬底），导致npn管饱和度减轻，输出低电平升高，发生逻辑错误。 减小乃至消除的方法： NPN集电区掺金：少子寿命 ，βpnp 埋层：基区宽度 ，基区N+掺杂 ，注入效率 ， βpnp * 横向寄生效应 如一个n型岛内有两个P区，会形成横向PNP结构。 可以借此制作PNP管 如果不希望出现PNP效应,可拉大间距,或者n区接高电位。 在多发射结NPN管中，会形成横向NPN结构，当一个发射结接高电平，其余接地时，该输入端电流会过大。 串联电阻：引线孔在表面，集电极串联电阻大＝》埋层 * 2.二极管中的寄生效应 IC中的二极管一般由NPN管构成，和1类似。 SiO2 N+ N 外延层 P P+ P+ Al Al SiO2 SiO2 * 3.电阻的寄生效应 1）基区扩散电阻 2）沟道电阻 * 要使电流全部流经P区，n区应接最高电位。这样同一个n区中的多个电阻之间即不会形成PNP效应，也不会产生纵向PNP效应。 * 双极型逻辑门电路 双极型逻辑门电路 ｛ TTL (Transistor-Transistor Logic) ECL(Emitter Coupled Logic) I2L (Integred-Injection Logic) 双极型门电路依照其内部晶体管的工作状态，可分为饱和型和非饱和型。 饱和型门电路其中的晶体管工作在截至状态，或工作在饱和状态。由于饱和时的集电极电流基本不受晶体管参数制造容差的影响，特别是?值容差的影响，因此最先得以实现，缺点主要是由于饱和引起的少子存储效应，使电路的延迟时间较长。 TTL们及I2L门系列，都是饱和门电路的电表。 非饱和门电路的主要代表是ECL门电路，它内部的晶体管则是工作在放大和截止状态，因而速度较快，但功耗较大，多用于高速大型计算机中。 * 8-5 TTL门电路的工作原理和基本参数 一、简易TTL门的工作原理 1、“关态”： 2、“开态”： * 二、电压传输特性 表示输出电压Vo和输入电压Vi之间的关系 当ViViL时，Vo＝VOH 关态 当ViViH时，Vo＝VOL 开态 当ViLViViH时，输出不稳定 VL 逻辑摆幅 VW 过渡区宽度 * 三、TTL门电路的主要参数 除了上面介绍的VOH、VOL、ViL、ViH外，主要还有IiL、IiH、VN、NO、PC及tpd 1、IiL－－输入短路电流 IiH－－输入漏电流（又称为高电平输入电流