布林代数与化简.doc

ch04--組合邏輯電路設計 設計1bit半加器 d. 邏輯圖 設計1bit全加器 a. 方塊圖 d. 邏輯圖 方塊圖 邏輯圖 用半加器設計1bit全加器 b. 邏輯圖 邏輯圖 用1bit全加器 設計4bit 並加器，只要繪出邏輯圖 設計4bit 加減器有旗號指示電路，只要繪出邏輯圖 設計有低態致能端3對8解碼器(低態輸出) a. 方塊圖 d. 邏輯圖 方塊圖 邏輯圖 用有低態致能端2對4解碼器(低態輸出)，設計有低態致能端3對8解碼器(低態輸出) ，只要繪出邏輯圖 利用低態致能端2對4解碼器(低態輸出)，設計有4對16解碼器(低態輸出)，只要繪出邏輯圖 設計有高態致能端4對1多工器 a. 方塊圖 d. 邏輯圖 方塊圖 邏輯圖 利用有高態致能端4對1多工器，設計8對1多工器，只要繪出邏輯圖 4bit多數表決電路 a. 方塊圖 b. 真值表(功能表) c.布林式 d. 邏輯圖 方塊圖 邏輯圖