VHDL并行模拟中划分算法的分析.pdfVIP

。—。；；。。盏辇蚤篱鍪黧鍪釜未；高黼；，；；。一I III I 第一章VHDL语言并行模拟综述 1．1 VHDL语言介绍 1．1．1VHDL语畜的出现 当今人类文明与避步静每一个角落凭一不蹩专稻集成电路(ASIC) 及其组成的整机系统在起蓑决定性的作用。专用集成电路的特点是蹰向 特定用户的需求：品种多、批董少、要求设计与生产周期特剐短。而能 解决这一困难避题的关键技本，就是毫鼷次自动综台、漫会模拟及可潮 试技术。面对瞬息万变的电子产品市场，国内外AStC设计行业的呼声 越来越态，迨坊要求扶瑟鼓震户疯曩对象夔ASIC系统豹行为寒功缝接 述开始，经过行为功能及模拟验证该描述符合预期要求后，进行由顶向 下戆鑫麓综合，最赢生成ASIC敝潜静输入描述。这静离缀综合技术发 展至今，已成为主流的EDA技术和设计工具。80年代中后期，vHDL语 亩的产生，把嵩级综合的研究推向标准化。 CircuitHardware VHDL的英文全名是VerySpeedIntegrated High DescriptionLanguage，即超高速集成电路硬件描述语言。顾名思义， 裁是电子系统硬搏孬必接述、结构搓述、数握滚撼述懿语言。 VHDL主瑟用于描述数字系统的结构、行为、功能和接口。它能形 式像逡接象表零电黯豹结狡及行为，莠支持逻辑设诗审层次与镶竣的獾 迷e它借用了商级语言的衡桥结构简化电路描述，具有电路模拟与验证 梳懿，鼠焉傈诞了设计觞歪确性。它支持宅路擒述由离层向低层静综合 变换，并且易于被理解和设计重用。 在HB乙语言形成发展以前，已经有了许多程序设计语言，如汇编、 件平台、不同操作环境中，但是只适合予描述过程和算法，不适合做硬 {拳描述。疆罄入我裂瘸计算貔进行邀子浚诗套动他(Electronic Design Automatic，EDA)的程度越来越高，设计师需要～种语言来较容易的描 绘窭硬佟戆缝椽裙硬佟靛行凳、来傲力EDA酶工作语言，子蔻HDL滋言 斑运丽象。为了降{氐殍发费麓，避免重复设计，美国国防部掇出为德稍 的超高速集成电路提供一种硬件拭述语富，即VHDL语言。 1987年底，VHDL被IEEE和美国国防部确认为标维硬件描述语言。 VHDL豹标准版本，IEEE～1076(簿髂87舨)之后，冬 穗IEEE公毒T EDA公司相继推出了自己的VHDL设计环境，或宣布自已的设计工具可 叛帮VHDL接蜀。魏蜃VHDL在逛子设幸}领域褥到了广泛戆接受，劳逐步 取代了原有的非标准的硬件描述语言。 1993年，IEEE对VHDL游行了修订，觚更赢瓣箍象层次翻系统搽述 能力上扩展VHDL的内容，公布了新版本的VHDL，即IEEE标准的 她标准硬传描述语言，又褥到众多EDA公司的支持，农电子工程领域， 已成为礤实上的通用硬件描述语言。 1．1．2V}l跣语言的特点 VHDL懿黧彦缕翰特点怒将一磺工程设诗，戏称设计实镕(虿潋是 ～个元件、～个电路模块或一个系统)，分成外部(或称可视部分，即端 酾)和内部(藏称不W褫部分，涉及实体静内部功麓稻算法宪成部分。 在对一个设计实体定义了外部界面厝，一旦其内部开发完成羼，其他的 设计就W以童搂谤嗣这个实俸。这_种将设计实体分成内外部分静概念是 vH跣系统设计豹基本点。应用VHDL进行工程设计的优点是多方面熬， 因为VHDL语言其有以下其他硬件描述语言没有的特点： 1．疑支持麸系统缀到}j缓电鼹熬攫述，弱瓣毽支持多鬃次豹滠含 描述；描述形式可以是结构描述，也可以是行为描述，或者二者兼丽有 之。强大懿雩亍为摇述靛力是避开暴体的嚣件结稳、歇逻辑幸亍受上搐述和 设计大规模电子系统豹重要保证。 2。既支持宣底向上(bottore-up)觞设计，也支持舀顶向下 (top-down)的设计；既支持模块化设计，也支持层次化设计；支持大 规模设计的分解和设计重用。 3．既支持同步电路，又支持异步电路；既支势冠步方式，也支持 2 异步方式。 4．既支持传输延迟，又支持惯性延迟，可