在65nmFPGA设计中如何获得更高的性能.doc

在65nm FPGA设计中如何获得更高的性能 随着系统复杂度不断增加以及功能需求越来越苛刻，利用当今的 FPGA实现最大的性能越来越具挑战性。在FPGA系统设计中要最大化系统性能，需要平衡性能-效率组件，包括逻辑结构、片上存储器、DSP模块和I/O带宽。本文将探讨FPGA设计师如何受益于最新的FPGA构建模块来满足他们要求的更高系统级性能。我们会用实例来研究新的65纳米结构的特点，量化期望逻辑和算术功能性能改善。 要支持期望的性能等级，硬IP模块是必要的，这种性能等级可能受到结构之外的潜在瓶颈限制，例如片上存储器缓存、DSP模块或I/O。为此，要提供不同设计基准的分析来更好地理解新产品的影响以及技术创新，以及更好地对期望值进行量化。 逻辑结构性能 自从1980年中期推出第一块FPGA以来，绝大多数的FPGA的逻辑结构都是基于相同的基本4输入查找表( LUT)架构。今天高性能65纳米FPGA，例如Xilinx Virtex-5系列，提供了真正的基于6输入LUT(6-LUT)的架构，具有独立(非共享)的输入。在65纳米节点转换到6-LUT架构能提供最有效的关键路径延时与可利用的硅片面积折衷，关键路径延时是逻辑结构性能的决定性因素(图1)。 在65纳米的FPGA中，互连时序延时超过关键路径延时的50%。赛灵思在其65纳米FPGA中开发了一个新的互连模式，通过在很少的跳转