计算机组成原理阵列乘法器的设计说明书.docVIP

下载本文档

5
0
约1.01万字
约 24页
2019-07-28 发布于安徽
举报
版权申诉

计算机组成原理阵列乘法器的设计说明书.doc

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

. PAGE . . . . . 沈阳航空工业学院课程设计报告课程设计名称：计算机组成原理课程设计课程设计题目：阵列乘法器的设计院（系）：计算机学院专业：计算机科学与技术班级：学号：姓名：指导教师：完成日期：2006年 . . . 目录 TOC \o 1-3 \h \z \u 第1章总体设计方案 1 1.1 设计原理 1 1.2 设计思路 2 1.3 设计环境 2 第2章详细设计方案 4 2.1 顶层方案图的设计与实现 4 2.1.1创建顶层图形设计文件 4 2.1.2器件的选择与引脚锁定 5 2.1.3编译、综合、适配 5 2.2 功能模块的设计与实现 5 2.2.1（A）一位全加器的设计与实现 5 2.2.1（B）一位全加器的仿真图如下图所示： 6 2.2.2(A) 4位输入端加法器的设计与实现 7 2.2.2(B) 4输入端加法器的封装图如下图所示： 8 2.2.2(C) 4输入端加法器的仿真图如下图所示： 8 2.2.3（A）阵列乘法器的设计与实现 9 2.2.3(B) 阵列乘法器的封装图如下图所示 11 2.2.3(C) 4输入端加法器的仿真图如下图所示： 11 第3章硬件测试 13 3.1 硬件测试及结果分析 13 图中所示： 13 参考文献 14 附录（程序清单或电路原理图） 15 . 第1章总体设计方案 1.1 设计原理阵列乘法器的原理框图如图1.1所示，X1,X2,X3,X4, Y1,Y2,Y3,Y4为阵列乘法器的输入端，Z1~Z8为阵列乘法器的输出端，该逻辑框图所要完成的功能是实现两个四位二进制既F(X)*F(Y)的乘法运算，其计算结果为F(Z) 。(其中F(X)=X1X2X3X4，F（Y）=Y1Y2Y3Y4），F(Z)=Z1 Z2 Z3 Z4 Z5 Z6 Z7 Z8而且输入和输出结果均用二进制表示 ) 图1.1 阵列器原理框图表1.1 阵列乘法器功能表其中下表是该逻辑电路图的功能可通过查表验证所得结果。 X1 X2 X3 X4 Y1 Y2 Y3 Y4 Z1 Z2 Z3 Z4 Z5 Z6 Z7 Z8 X　X　X　X　 0 0 0 0 0 0 0 0 0 0 0 0　　　　　　　　　　　　　　　　 X　X　X　X 0 0 0 1 0 0 0 0 X X X X X　X　X　X 0 0 1 0 0 0 0 X X X X 0 X X X X 0 0 1 1 0 0 0 0 0 0 0 0 ~~~ 0 0 1 0 1 1 0 1 X X X X 0 1 0 0 0 0 0 0 0 0 0 0 ~~~ 0 0 1 1 1 1 0 0 X X X X 0 1 0 1 0 0 0 0 0 0 0 0 ~~~ 0 1 0 0 1 0 1 1 X X X X 0 1 1 0 0 0 0 0 0 0 0 0 ~~~ 0 1 0 1 1 0 1 0 X X X X 0 1 1 1 0 0 0 0 0 0 0 0 ~~~ 0 1 1 0 1 0 0 1 X X X X 1 0 0 0 0 0 0 0 0 0 0 0 ~~~ 0 1 1 1 1 0 0 0 X X X X 1 0 0 1 0 0 0 0 0 0 0 0 ~~~ 1 0 0 0 0 1 1 1 X X X X 1 0 1 0 0 0 0 0 0 0 0 0 ~~~ 1 0 0 1 0 1 1 0 X X X X 1 0 1 1 0 0 0 0 0 0 0 0 ~~~ 1 0 1 0 0 1 0 1 X X X X 1 1 0 0 0 0 0 0 0 0 0 0 ~~~ 1 0 1 1 0 1 0 0 X X X X 1 1 0 1 0 0 0 0 0 0 0 0 ~~~ 1 1 0 0 0 0 1 1 X X X X 1 1 1 0 0 0 0 0 0 0