单片机原理与技术第5章80C51的并行端口.ppt

2．P1端口 图5-21 CMOS工艺的P0端口引脚等效电路 2．LED显示器的两种显示方式 （1）LED静态显示方式 所谓静态显示就是将N位共阴极LED显示器的阴极连在一起接地，每一位LED的8位段选线与一个8位并行口相连，当显示某一个字符时，相应的发光二极管就恒定地导通或截止。4个显示管的静态显示电路如图5-12所示。 （2）LED动态显示方式 所谓“动态显示”就是用扫描方式一位一位地轮流点亮LED显示器的各个位。 特点是：将多个7段LED显示器同名端的段选线复接在一起，只用一个8位I/O端口控制各个LED显示器公共阴极轮流接地的方法，逐一扫描点亮，使每个LED显示该位应当显示的字符。恰当地选择点亮LED的时间间隔（1ms～5ms），会给人一种视觉暂停效应，似乎多位LED都在“同时”显示。 图5-12 4个显示管的静态LED显示电路 图5-13 8个LED动态显示原理图 3．用软件译码的8位动态LED显示接口电路 （1）软件译码的动态显示硬件接口设计 图5-14 8个LED动态显示接口电路 （2）8位动态LED显示程序设计 动态显示程序设计要点如下。 ① 代码转换。 ② 位选码的形成。 图5-15 LED数字显示缓冲区 图5-16 8位动态LED显示子程序流程图 5.4 80C51并行端口的特点 5.4.1 并行端口的内部结构 图5-17 一条端口引脚内部的基本结构模型 图5-18 并行端口模块的基本结构模型 图5-19 每条引出脚都有钳位保护二极管 5.4.2 并行端口的工作原理 1．从端口引脚输出数据 CPU把欲输出的数据“X”（可以为0或1）放到数据总线上，接着由控制线WL送来“写”脉冲，将“X”锁入锁存器中，并且其反相数据立刻呈现到端上，再经过N-FETl驱动管反相一次把“X”映射到外部引脚上。 如果X=0，则=1，N-FETl栅极加高电平而饱和导通，引脚电平被拉低；如果X=1，则=0，N-FETl栅极加低电平而截止，引脚电平被上拉电阻拉高。在分析电路原理时，N沟道场效应管N-FETl在这里可以看做是人们更熟悉的一只发射极接地的NPN双极型三极管。 2．从端口引脚输入数据 CPU经过RP线送来一个“读”脉冲，G2被打开，引脚上的逻辑信号经过G2被传送到内部数据总线上。 不过，前提是数据锁存器的内容预先必须设定为“1”，使得输出驱动级对外呈现高阻抗状态。否则，N-FETl导通后将引脚电平钳制在低电平上，而不能随着外来逻辑电平的改变而变化。 因此，必须注意，欲从引脚读取输入信号时，一定事先向锁存器写“1”方可实现。这也是这种“准双向”端口的一个弱点。由于仅当从引脚读取输入信号时，才需要事先做准备动作，因此，这种端口结构被称为“准双向口”。 3．读取端口数据锁存器内容 从端口的数据锁存器读回原有的数据。CPU经过RL线送来一个“读”脉冲，G1被打开，锁存器的内容经过Q端被转送到内部数据总线IOD上。 5.4.3 并行端口的操作指令 （1）读锁存器指令 类 型 指 令 注 释 字 节 操 作 型 ANL Pm,A ;Pm和A内容按位逻辑“与”，结果送回Pm（m=0,1,2,3） ORL Pm,A ;Pm和A内容按位逻辑“或”，结果送回Pm XRL Pm,A ;Pm和A内容按位逻辑“异或”，结果送回Pm INC Pm ;Pm内容加1 DEC Pm ;Pm内容减1 DJNZ Pm,NEXT ;Pm内容减1不为0则跳转至地址NEXT处 XCH A.Pm ;Pm内容被A的内容所替换 表5-4 具有“读—改—写”功能的指令 续表 类 型 指 令 注 释 位 操 作 型 CLR Pm.j ;清0寄存器Pm的位j（j=0,1,2,…,7） SETB Pm.j ;置位寄存器Pm的位j CPL Pm.j ;Pm的j位取反，其余位不变 MOV Pm.j,C ;位累加器的内容传送到寄存器Pm的位j上 JBC Pm.j,NEXT ;Pm.j位测试为1并清0，然后跳转至地址NEXT处 （2）读引脚状态指令 指 令 注 释 MOV A,Pm ;读取Pm端口引脚状态到累加器A MOV Rn,Pm ;读取Pm端口引脚状态到寄存器Rn MOV di