第四章+组合逻辑的分个析与设计.ppt

第四章 组合逻辑的分析与设计 计算机学院 陈媛媛chenyuanyuan@scu.edu.cn Content 数字逻辑电路按照功能可分为组合逻辑电路 简称组合电路，它由最基本的的逻辑门电路组合而成。 时序逻辑电路 简称时序电路，它是由最基本的逻辑门电路加上反馈逻辑回路（输出到输入）或器件组合而成的电路。 组合逻辑电路 特点是：输出值只与当时的输入值有关，即输出唯一地由当时的输入值决定。电路没有记忆功能，输出状态随着输入状态的变化而变化，类似于电阻性电路，如加法器、译码器、编码器、数据选择器等都属于此类。 时序逻辑电路 特点：与组合电路最本质的区别在于时序电路具有记忆功能。时序电路的特点是：输出不仅取决于当时的输入值，而且还与电路过去的状态有关。它类似于含储能元件的电感或电容的电路，如触发器、锁存器、计数器、移位寄存器、储存器等电路都是时序电路的典型器件。 组合电路构成 组合逻辑的分析 例2：设计一组合电路，采用2421BCD编码来驱动TIL-312七段显示块。 Content 数字集成电路介绍 数字集成电路系列(IC category) TTL 低功耗 Low power(L) 高速 High speed(H) 低功耗肖特基 Low power Schottky(LS) 肖特基 Schottky(S) 先进低功耗肖特基Advanced Low power Schottky(ALS) 先进肖特基 Advanced Schottky(AS) ECL CMOS 集成电路命名规则（TTL ） SN74LS00 SN5410,SN54LS10,SN54S10 SN7410,SN74LS10,SN74S10 SN5427,SN54LS27 SN7427,SN74LS27 SN5404,SN54LS04,SN54S04 SN7404,SN74LS04,SN74S04 Content 译码器 将N个输入转换成对应的M个输出的过程 M≤2N 类型 全部译码和部分译码； 二进制译码、代码译码器、数字显示译码器。 Eg: N-2n译码器， eg: 3线-8线译码器 N-M译码器，M2n, eg: 4线-10线译码器 SN74LS138 由3-8译码器构成的逻辑电路如图所示，写出逻辑函数F1，F2. 对二输入变量A0,A1，译码器将得到四个输出 Y0,Y1,Y2,Y3， 对三输入变量A0,A1,A2，译码器将得到八个输出 Y0,Y1,…,Y7， 每一个输出Yi对应该输入的最小项。 对二输入变量，如：Yi’=0，即输入变量组合A1A0的M进制(M输出)形式为i。 用数字形式表示即：Yi ? mi 可用译码器实现最小项 1)二进制译码器的输出端能提供输入变量的全部最小项； 2)任何组合逻辑函数都可以变换为最小项之和的标准式； =用二进制译码器和门电路可实现任何组合逻辑函数。当译码器输出低电平有效时，多选用与非门；译码器输出高电平有效时，多选用或门。 优点:可减少集成电路的使用数量。 练习：分别用逻辑门和74LS138画出下面逻辑表达式 X=f(a,b,c)=∑(0,3,5,6,7) =a’b’c’+ab+bc+ac 译码器的级联 例：试用两片3－8译码器74LS138组成4线－16线译码器，将输入的4位二进制代码w,x,y,z译成16个独立的低电平信号D0～D15。 例：利用两片74XX138 译 码器实现四变量多输出函数。 练习：分别用3线-8线译码器和2线-4线译码器实现下面的多输出函数： 编码器 与译码过程相反，将特定意义的信息编成相应的二进制代码的过程 n个二进制代码（n位二进制数）对2n信号进行编码的电路 普通编码器和优先编码器两类 例: 8线-3线二进制编码器 (octal-to-binary) 74××148引脚图 74××147真值表 优先编码器的应用 Content 数字多路器（数据选择器）——MUX 数字多路器是从多个输入数据中选择一个送往唯一通道输出，类似一个多掷开关。 M（=2N）个输入数据需要N位二进制信号来选择输出通道，称为N位选择变量(地址信号)。 数据选择器是一个多输入，单输出的组合逻辑电路。 2选1多路器（如：74LS157） 2选1多路器 设计一个4选1数字多路器：在选择信号的控制下，从D0～D3中任选一个送到公共输出端Y。 四选一多路器74LS153： 数字多路器的扩展 例：用一片2-4译码器和四片8选1数字多路器构成32选1数字多路器。 解：25 = 32 ，32选1就需要5位选择信号 用A4A3A2A1A0来表示选择信号。 信号分配 A4A3作2-4译码器数据输入。译码器输出分别接四片8选1数据选择器的片选端 G’。在A4A3作用